• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.11a
• /
• pp.141-144
• /
• 2011

최근 이기종 멀티프로세서 시스템에서의 병렬화를 위해 범용 CPU 와 다른 컴퓨팅 장치들간의 다양한 연동 기술들이 부각되고 있다. 멀티프로세서 프로그래밍 모델인 OpenMP 는 가장 널리 사용되는 병렬 프로그래밍 언어이지만 기존 OpenMP 의 작업 할당 정책으로는 프로세서간 로드밸런싱을 문제를 해결할 수 없다는 한계점을 가지고 있다. 본 논문에서는 기존 OpenMP 의 작업할당 문제를 해결할 수 있는 알고리즘을 제안한다. 제안하는 알고리즘은 SMP(Symmetric Multi Processing) 구조뿐만 아니라 AMP(명령어 구조는 같으나 동작 속도가 다른 이질 멀티프로세서 구조)에서도 작업부하균형을 효과적으로 실행할 수 있다.

• Journal of the Korean Institute of Telematics and Electronics S
• /
• v.35S no.6
• /
• pp.25-35
• /
• 1998

The control system architecture in switching systems have undergone numerous changes to provide various call processing capability needed in telecommunication services. During call processing in a distributed switching control environment, the delay effect due to communication among main processors or peripheral controllers is one of the limiting factors which affect the system performance. In this paper, we propose a performance model for an IPC(Inter Processor Communication) interface hardware block which is required on the ATM cell-based message processing in a distributed ATM exchange system, and analyze the primary causes which affect the processor performance through the simulation. Consequently, It can be shown that the local CPU of the several components(resources) related to the IPC scheme is a bottleneck factor in achieving the maximum system performance from the simulation results, such as the utilization of each processing component according to the change of the input message rate, and the queue length and processing delay according to input message rate. And we also give some useful results such as the maximum message processing capacity according to the change of the performance of local CPU, and the local CPU maximum throughput according to the change of average message length, which is applicable as a reference data for the improvement or expansion of the ATM control system.

• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.1_2
• /
• pp.11-19
• /
• 2001

근래에 들어, 백플레인 버스를 기반으로 하는 멀티프로세서 시스템의 프로세서간 통신에도 TCP/IP와 같은 표준 네트워크 프로토콜을 이용하여 표준 MAC 계층을 구현하는 것이 일반적이다. 본 논문은 이러한 MAC 에뮬레이션 기반 버스 네트워크상에서 내장형 실시간 은용을 지원하기 위한 최악 응답 시간 분석법을 제시한다. 본 논문의 분석법은 구체적으로 MAC 에뮬레이션 방법의 하나인 ANSI BusNet 프로토콜을 대상으로 진행된다. 각 실시간 태스크를 주기, CPU 시간, 종료시한, 메시지 패킷 개수로 모델링하고 스케쥴 가능성, 즉 주어진 종료 시한 내에 작업을 완료할 수 있는지의 여부를 검사하는 수식을 유도한다. 이를 위해 물리적인 버스 특성을 고려한 버스 전송 모델을 제시하고, 버스 중재 방식과 버스 하드웨어의 캐슁 지원 여부에 따른 스케쥴 가능성을 분석한다. 또한 본 논문에서는 실험을 통해 블록 전송이 실시간 통신 성능에 미치는 영향을 살펴본다. 비록 본 논문의 분석법이 BusNet에 기반하여 개발되었지만, BusNet이 대부분의 백플레인 하드웨어가 지원하는 기본적인 기능만을 가정하고 있으므로, 본 논문의 분석법은 다른 종류의 백플레인 네트워크 프로토콜에도 쉽게 적용될 수 있다.

• Proceedings of the KAIS Fall Conference
• /
• 2004.06a
• /
• pp.148-150
• /
• 2004

송신자 개시 부하 균등 알고리즘에서는 전체 시스템이 과부하일 때 송신자(과부하 프로세서)가 부하를 이전하기 위해 수신자(저부하 프로세서)를 발견할 때까지 불필요한 이전 요청 메시지를 계속 보낸다. 따라서 이 같은 상황에서는 저부하 상태인 수신자 프로세서로부터 승인 메시지를 받기까지 불필요한 프로세서간 통신으로 인하여 프로세서의 이용률이 저하되고 또한 태스크의 처리율이 낮아지는 문제점이 발생한다. 본 논문에서는 이질형 분산 시스템에서의 동적 부하 균등을 위해 진화알고리즘을 기반으로 하는 접근 방법을 제안한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.12 no.6
• /
• pp.599-606
• /
• 1987

Giving a high degree of intelligence to the electronic equipments such as communication system is the general trend of nowadays. Therefore the multi-processor will be required in a single system and the switch gives an example of it. In this paper, "Reserved Bus" is proposed as the interprocessor communication method applicable to such system which has multi-processor in the limited space. The performance of proposed method is also analyzed. analyzed.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.8A
• /
• pp.1213-1222
• /
• 2000

We have considered and developed a subsystem of switching system which provides Internet access service, taking into considerations of traffic and quality problems. In this paper, Internet subsystem with a structure and function has been presented that turns the switching system into the optimized gateway between switching system and Internet. And, this paper developed simulation model and analyzed a performance of inter-processor communication unit which practically functions as an Internet traffic transfer.

• Journal of KIISE:Computing Practices and Letters
• /
• v.6 no.5
• /
• pp.457-467
• /
• 2000

본 논문에서는 분산 메모리 구조를 갖는 병렬 컴퓨터 상에서 방대한 크기를 갖는 볼륨 데이터의 효과적인 가시화를 위한 병렬 광선 투사법을 제안한다. 데이터의 압축을 기반으로 하는 본 기법은 다른 프로세서의 메모리로부터 데이터를 읽기보다는 자신의 지역 메모리에 존재하는 압축된 데이터를 빠르게 복원함으로써 병렬 렌더링 성능을 향상시키는 것을 목표로 한다. 본 기법은 객체-순서와 영상-순서 탐색 알고리즘 모두의 정점을 이용하여 성능을 향상시켰다. 즉, 블록 단위의 최대-최소 팔진트리의 탐색과 각 픽셀의 불투명도 값을 동적으로 유지하는 실시간 사진트리를 응용함으로써 객체-공간과 영상-공간 각각의 응집성을 이용하였다. 본 논문에서 제안하는 압축 기반 병렬 볼륨 렌더링 방법은 렌더링 수행 중 발생하는 프로세서간의 통신을 최소화하도록 구현되었는데, 이러한 특징은 프로세서 사이의 상당히 높은 데이터 통신 비용을 감수하여야 하는 PC 및 워크스테이션의 클러스터와 같은 더욱 실용적인 분산 환경에서 매우 유용하다. 본 논문에서는 Cray T3E 병렬 컴퓨터 상에서 Visible Man 데이터를 이용하여 실험을 수행하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.5C
• /
• pp.654-654
• /
• 2004

본 논문에서는 이산웨이블렛 변환을 이용한 영상 압축 프로세서를 하드웨어로 구현하였다. 웨이블렛 변환을 위하여 필터뱅크 및 피라미드 알고리즘을 이용하였고 각 필터들은 FIR 필터로 구현하였다. 병렬구조로 이루어져 동일 클럭 싸이클에서 하이패스와 로패스를 동시에 수행함으로써 속도를 향상시킬 뿐 아니라 QMF 특성을 이용하여 DWT 연산에 필요한 승산기의 수를 절반으로 줄임으로써 하드웨어 크기를 줄이고 이용효율 또한 높일 수 있다. 다중 해상도 분해 시 필요한 메모리 컨트롤러를 하드웨어로 구현하여 DWT 계산이 수행되므로 이 융자는 단순한 파라메터 입력만으로 효과적인 압축율을 얻을 수 있도록 구조적으로 설계하였다. 실시간 영상압축 프로세서의 성능 예측을 위하여 MATLAB을 통하여 시뮬레이션 하였고, VHDL을 이용하여 각 모듈들을 설계하였다. 설계한 영상압축기는 Leonaro-Spectrum에서 합성하였고, ALTERA FLEX10KE(EPF10K100 EFC256) FPGA에 이식하여 하드웨어적으로 동작을 검증하였다. 설계된 부호화기는 512×512 Woman 영상에 대하여 33㏈의 PSNR값을 갖는다. 그리고 설계된 프로세서를 FPGA 구현 시 35㎒에서 정상적으로 동작한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10c
• /
• pp.511-513
• /
• 2001

다목적 실용위성인 아리랑 위성은 각각의 기능을 수행하는 3개의 프로세서들로 분산되어 있으며 이들 프로세서들은 데이터 버스인 MID-STD-1553을 통해 프로세서간 통신을 수행하게 되며, 지상과의 통신을 위해서는 CCSDS(Consultative Committee fur Space Data)[1] 표준 규격을 채택하여 사용하고 있다. 이 표준 규격에 맞추어 지상에서는 위성으로 명령들을 보내게 리며 각각의 3개 프로세서 상에서 수행중인 탑재 소프트웨어 중 명령처리(Command and Communication Interface) 소프트웨어에서는 이들 명령들을 각각의 명령어 유형에 따라 처리하게 된다. 지상으로부터 전송되어진 명령들은 3개 프로세서 중 OBC(On-Board Computer)를 통해 처리되어진 후 1553B Data Bus를 통해 다른 2개 프로세서로 전송되어진다. 본 논문에서는 아리랑 위성에서 처리되는 명령득의 유형의 설계 및 구현 방법을 설명한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11b
• /
• pp.1213-1216
• /
• 2002

다목적 실용위성인 아리랑 위성 2호는 각각의 기능을 수행하는 3개의 프로세서들로 분산되어 있으며 이들 프로세서들은 데이터 버스인 MID-STD-1553을 통해 프로세서간 통신을 수행하게 되며, 지상과의 통신을 위해서는 CCSDS(Consultative Committee for Space Data)[1] 표준 규격을 채택하여 사용하고 있다. 이 표준 규격에 맞추어 지상에서는 위성으로 명령들을 보내게 되며 각각의 3개 프로세서 상에서 수행중인 탑재 소프트웨어 중 명령처리 소프트웨어에서는 이들 명령들을 각각의 명령어 유형에 따라 처리하게 된다. 지상으로부터 전송되어진 명령들은 3개 프로세서 중 OBC(On-Board Computer)를 통해 처리되어진 후 1553B Data Bus를 통해 다른 2개 프로세서로 전송되어진다. 본 논문에서는 아리랑 위성에서 처리되는 명령들의 유령과 처리 방법을 설명한다.