• Proceedings of the IEEK Conference
• /
• 2003.07b
• /
• pp.1053-1056
• /
• 2003

A distortion suppression technology for employing multiple inputs in 3n+1 type current mode Max circuit is proposed using the adjustment of transconductance. If the number of inputs in current mode Max circuit increases, the high frequency distortion in the output signal grows. In this paper, it has been disclosed that the distortion in the multiple input Max circuit is proportional to sum of parasitic capacitance in input terminals, to the derivative of the output signal and also to the inverse of transconductance of the common diode-connected transistor. The proposed idea is by employing as larger transconductance of the common diode-connected transistor as possible. The effectiveness of the proposed idea has been proved through the HSPICE simulation.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.14 no.4
• /
• pp.274-280
• /
• 2001

This paper presents transconductance (g$\_$m/( characteristics of GaAs MESFET's at high temperatures ranging from room temperature to 350$\^{C}$. GaAs MESFET of 0.3x750[㎛] gate dimension has been used to obtain the experimental data. Gate to source voltage(V$\_$GS/) has been controlled to obtain the temperature dependent characteristics for maximum transconductance g$\_$mmax/ of the device. Furthermore g$\_$mmax/ and expected g$\_$m/ have been traced with temperatures ranging from room temperature to 350$\^{C}$ also by compensating for C$\_$GS/ to maintain the optimum operation of the device. From the results, V$\_$GS/decreases as the operating temperature increases for optimum operation of the transconductance. Finally V$\_$GS/ has been optimized to trace g$\_$mmax/ and enhances the decreased g$\_$m/ with different temperatures.

• ETRI Journal
• /
• v.13 no.4
• /
• pp.35-41
• /
• 1991

저전력 고집적 GaAs 디지틀 IC에 적합한 기본 논리회로인 DCFL (Direct Coupled FET Logic) 을 구현하기 위한 소자로 WSi게이트 MESFET 공정을 연구하였으며, 이와 함께 TiPtAu 게이트 소자를 제작하였다. MESFET 의 제작은 내열성게이트를 이용한 자기정렬 이온주입 공정을 사용하였으며 주입된 Si 이온은 급속열처리 방법으로 활성화하였다. 또한 제작공정중 저항성 접촉의 형성은 절연막을 이용한 리프트 - 오프 공정을 이용하였다. 제작된 WSi게이트 MESFET은 $1\mum$ 게이트인 경우 222mS/mm의 트랜스컨덕턴스를 나타내어 우수한 동작특성과 집적회로 공정의 적합성을 보였으며 이와 동등한 공정조건으로 제작된 TiPtAu 게이트 MESFET 은 2" 기판 내에서 84mV의 임계전압 변화를 나타내었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.7 s.361
• /
• pp.31-36
• /
• 2007

A saw-tooth waveform generator whose frequency can be controlled with a do bias current is proposed. The generator utilizes operational transconductance amplifiers (OTA's) as switching element. It features simple and wide sweep capability The circuit built with commercially avaliable components exhibits good linearity of current-to-frequency transfer characteristics and relatively low temperature sensitivity.

• Journal of Biomedical Engineering Research
• /
• v.21 no.5
• /
• pp.477-485
• /
• 2000

본 논문에서는 신경신호기록을 위한 반도체 미세전극용 전치증폭기의 잡음특성을 설계하기 위한 체계적인 방법을 제시한다. 세포외기록(extracellular recording)에 의하여 측정된 신경신호와 전형적인 CMOS소자의 저주파 잡음특성을 함계 고려하여 전체 신호대잡음비를 계산하였다. 2단 CMOS 차동증폭기에 대한 해석과 함께 신호대잡음비에 중요한 영향을 끼치는 요소들에 대하여 설명하였다. 출력잡음전력에 대한 해석적인식을 유도하였으며 이로부터 회로설계자가 조절할 수 있는 주파수응답과 소자 파라미터들을 결정하였다. 입력소자의 크기와 트랜스컨덕턴스의 비가 최적영역으로부터 약간 벗어날 경우에 신호대잡음비가 크게 저하됨을 보였다. 이와 함께 만족스런 잡음특성을 위한 증폭이의 설계 변수 값들도 제시하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.275-277
• /
• 2014

본 논문에서는 다양한 주파수 튜닝이 가능한 직접변환방식을 이용한 Gm-C 능동필터 회로를 설계하였다. 설계된 필터는 집적회로를 튜닝하여 요구되는 기준주파수 및 대역폭과 이득을 만족시킬 수 있다. 필터에 사용된 OTA회로는 전달 트랜스컨덕턴스 값을 외부전압으로 제어할 수 있도록 설계하여 다양한 주파수대역에서 사용할 수 있다는 장점을 가진다. 설계된 필터는 ripple 전압을 최소화 하고 이득 값을 높일 수 있는 Elliptic 필터를 사용하였다. 집적화를 위하여 수동필터를 능동필터로 변환할 수 Gyrator 방식을 이용하였다. HSPICE 시뮬레이션 결과, 외부전압을 1.0V~1.9V까지 변화를 주었을 때 1.4MHz ~ 2.8MHz의 차단주파수의 조정이 가능하였고 소비전력은 4.5mW~20mW임을 측정하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.49 no.2
• /
• pp.47-55
• /
• 2012

A discrete-time(DT) filter with high-order temporal moving average(TMA) using actively-weighted charge sampling is proposed in this paper. To obtain different weight of sampled charge, the variable transconductance OTA is used prior to charge sampler, and the ratio of charge can be effectively weighted by switching the control transistors in the OTA. As a result, high-order TMA operation can be possible by actively-weighted charge sampling. In addition, the transconductance generated by the OTA is relatively accurate and stable by using the size ratio of the control transistors. The high-order TMA filter has small size, increased voltage gain, and low parasitic effects due to the small amount of switches and sampling capacitors. It is implemented in the TSMC $0.18-{\mu}m$ CMOS process by TMA-$2^2$. The simulated voltage gain is about 16.7 dB, and P1dB and IIP3 are -32.5 dBm and -23.7 dBm, respectively. DC current consumption is about 9.7 mA.

• Journal of IKEEE
• /
• v.12 no.3
• /
• pp.167-171
• /
• 2008

A bridge resistance deviation-to-frequency (BRD-to-F) converter is presented for interfacing resistive sensor bridges. It consists of a linear operational transconductance amplifier (LOTA), a current-controlled oscillator (CCO). The prototype converter was simulated using commercially available discrete components. The result shows that the converter has a conversion sensitivity amounting to 16.90 kHz/${\Omega}$ and a linearity error less than ${\pm}$0.03 %.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.5
• /
• pp.26-32
• /
• 2008

The performance of an analog winner-take-all(WTA) circuit is affected by the corner error and the offset error. Despite the fact that the corner error can be reduced with large transconductance of the transistor, the offset error caused by device mismatch has not been completely studied. This paper presents the complete offset error analysis, and proposes low offset design guidelines and an offset cancellation scheme. The experimental results show good agreement with the theoretical analysis and the drastic improvement of the offset error.

• ETRI Journal
• /
• v.13 no.4
• /
• pp.10-24
• /
• 1991

본 연구에서는 기상 성장법 (VPE : vapor phase epitaxy) 으로 성장된 $n^+(Si:2X10^18cm^-3)$/$n(Si:1x10^17cm^-3)$구조의 시편 위에 SiN 과 감광막 등 식각 선택비가 서로 다른 두 물질로 보호된 소스와 드레인 사이의 게이트 형성 영역을 건식식각과 습식식각방법으로 리세스 에칭을 하여 형성한 후, 게이트를 자기정렬하여 형성시킬 수 있는 이중 리세스공정 기술을 개발하였고, 이를 통하여 전력용 MESFET 소자를 제작하였다.게이트 형성부분의 wide recess 폭은 건식식각으로 SiN을 측면식각(lateral etch) 함으로써 조절하였는데, 이 방법을 사용하여 MESFET 소자의 임계전압을 조절할 수 있고, 동시에 소스-드레인 항복전압을 30V 까지 향상시킬 수 있었다. 소스-드레인 항복전압은 wide recess 폭이 증가함에 따라, 그리고 게이트 길이가 길어짐에 따라 증가하는 경향을 보여주었다. 이 방법으로 제작한 여러종류의 MESFET 중에서 게이트 길이가 $2\mum$이고 소스-게이트 간격이 $3 \mum$인 MESFET의 전기적 특성은 최대 트랜스컨덕턴스가 120 mS/mm, 게이트 전압이 0.8V 일 때 포화드레인전류가 170~190mA/mm로 나타났다. 제작된 MESFET이 ($NH_4$)$_2$$S_x$ 용액에 담금처리될때 , 공기중에 노출된 게이트-드레인 사이의 n-GaAs층의 표면이 유황으로 보호되어 공기노출에 의한 표면 재산화막의 형성이 억제되었기 때문으로 사료된다.