• The KIPS Transactions:PartD
• /
• v.13D no.2 s.105
• /
• pp.215-222
• /
• 2006

The importance of mobile software test is being addressed to improve the productivity and reliability of the software. Test automation technique based on mobile platform is required for effective application of mobile software test. That is, a technique is needed to generate test case for mobile platform API. When test case generated, software productivity and reliability are improved, while test duration and cost are decreased. In this paper, we identified test case generation scope through previous works about test automation, suggested keyword driven method, a test case generation technique on J2ME platform, and recognized that proposed method can be applicable to generating test case based on J2ME platform.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.11
• /
• pp.61-68
• /
• 2004

Today almost all chips have IEEE 1149.1 tap controller inside. Recently the circuit is embedded in the chips for other functional objectives. Hence a CED technique for testing and monitoring the IEEE 1149.1 tap controller had been proposed. This paper studies the optimal CED test technique on the IEEE 1149.1 tap controller. There are duplication, parity prediction, and hybrid techniques. The hybrid technique shows the best result on the area overhead. This means that the hybrid technique is perfectly adequate for the IEEE 1149.1 tap controller to be applied to test with the optimal area overhead and can be used widely in the field. Furthermore, we made more reduction from the previous method resulting in less area overhead.

• Electronics and Telecommunications Trends
• /
• v.3 no.3
• /
• pp.76-84
• /
• 1988

자동적으로 테스트 패턴을 생성하는 방법에는 랜덤 패턴을 이용한 고장 시뮬레이션 기법과 알고리즘적인 테스트 생성 기법이 있다. 본고에서는 알고리즘적인 테스트 생성 기법에 대해서 지금까지 발표된 알고리즘을 위주로 하여 이들에 대한 연구동향 및 최근의 연구 사례에 대해서 기술한다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 1996.10a
• /
• pp.106-110
• /
• 1996

고밀도 집적회로(VLSI)의 설계 과정에 있어 테스트(test)는 매우 중요한 과정으로서, 회로내의 결함(fault)을 찾기 위해 일련의 입력값을 넣어 그 출력값으로 고장 여부를 판단한다. 회로의 테스트를 위하여 사용되는 일련의 입력값을 테스트패턴(test pattern)이라 하며 최고 2n개의 테스트패턴이 생성될 수 있다. 그러므로 얼마나 작은 테스트패턴을 사용하여 회로의 결함 여부를 판단하느냐가 주된 관점이 된다. 기존의 테스트 패턴 생성 알고리즘인 휴리스틱(heuristic)조건에서 가장 큰 문제점은 빈번히 발생하는 백트랙(backtrack)과 이로 인한 시간과 기억장소의 낭비이다. 본 논문에서는 이러한 문제점을 보완하기 위해 퍼지 기법을 이용한 새로운 알고리즘을 제안한다. 제안된 기법에서는 고장신호 전파과정에서 여러개의 전파경로가 존재할 때, 가장 효율적인 경로를 선택하는 단계에서 퍼지 관계곱(Fuzzy Relational Product)을 이용한다. 이 퍼지 기법은 백트랙 수를 줄이고 기억장소와 시간의 낭비를 줄여 테스트 패턴 생성의 효율을 증가시킨다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06c
• /
• pp.160-162
• /
• 2006

소프트웨어의 구조가 점차 복잡해짐에 따라 소프트웨어 테스트 과정에서 테스트가 일정 수준 이상의 테스트 커버리지를 갖게하기 위해서는 많은 수의 테스트 케이스 실행이 불가피하며, 이로 인해 테스트 수행의 시간 비용이 증가되고 있다. 하지만 테스트 프로세스 안에서 어느 시점에 소프트웨어 결함을 발견하느냐에 따라 소프트웨어 배포 시점에서의 오류 수정 비용이 달라진다. 이를 위해 각각의 테스트 케이스에 우선순위를 부여하여, 보다 빠른 시간 내에 결함을 찾고자 하는 테스트 케이스 순서화 기법에 대한 연구 가 활발히 진행되고 있다. 본 논문에서는 임베디드 소프트웨어의 시스템 테스트 결과를 활용한 과거 이력기반 테스트 케이스 순서화 기법을 제안한다.

• Journal of KIISE:Software and Applications
• /
• v.31 no.6
• /
• pp.741-749
• /
• 2004

Component users must customize components they obtain from providers, in order to fit them to their own purposes. Normally, a component consists of black-box parts and white-box parts. Component users customize a component by modifying white-box parts of a component, and the customization faults appear through the interaction between black-box parts and white-box parts. Customization testing could be an integration testing of these two parts of a component. Also, customization testing in CBSD should select effective test data to reduce the testing cost, since CBSD aims to reduce the development cost. Therefore, this paper proposes a customization testing technique based on COM architecture through analyzing many COM components, and the technique selects effective test data. This paper evaluates the effectiveness of the test data selected by the proposed technique through an empirical study. It applies the techlique to a large-scale component-based system, Chamois, and it shows that the technique enables us to test customized COM components that run in a real component-based system

• KIPS Transactions on Software and Data Engineering
• /
• v.7 no.1
• /
• pp.1-8
• /
• 2018

Software testing is important to determine the reliability of the system, a task that requires a lot of effort and cost. Model-based testing has been proposed as a way to reduce these costs by automating test designs from models that regularly represent system requirements. For each path of model to generate an input value to perform a test, meta-heuristic technique is used to find the test data. In this paper, we propose an automatic test data generation method using a slicing method and a priority policy, and suppress unnecessary computation by excluding variables not related to target path. And then, experimental results show that the proposed method generates test data more effectively than conventional method.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04b
• /
• pp.394-396
• /
• 2002

품질 인증 테스트는 소프트웨어 품질을 결정하고 보증하기 위하여 인증 기관에서 제품 개발 후에 수행하는 테스트이다. 제품 개발 완료 후에 매뉴얼과 소프트웨어 제품을 가지고 수행되므로 효과적으로 테스트가 수행되기 위해서는 제품의 매뉴얼과 제품에 대한 정확한 분석을 해야 하고 이를 바탕으로 테스트 데이터를 생성해야 한다. 따라서 본 연구에서는 매뉴얼 기반의 테스트 데이터 선정 기법을 제안한다. 본 연구에서 제안한 매뉴얼 기반의 테스트 분석 모델과 테스트 데이터 선정기법을 사용하면 보다 정확하고 체계적인 데스트를 수행 할 수 있을 것이다.

• Korea Information Processing Society Review
• /
• v.18 no.1
• /
• pp.33-42
• /
• 2011

컴포넌트의 외부 행위는 파라미터를 가진 인터페이스로 정의된다. 소프트웨어 개발자는 컴포넌트를 테스트하기 위해 인터페이스를 통해 각기 다른 파라미터의 값을 반복적으로 입력하고, 입력값에 따른 출력값을 관찰한다. 테스팅에 소요되는 시간을 줄이기 위해 테스트 케이스를 자동으로 실행하는 테스팅 자동화 도구가 효율적이지 않은 테스트 시퀀스를 수행한다면 테스팅 자동화의 효과는 줄어든다. 유한 상태 머신을 기반으로 하는 기존의 테스트 시퀀스 생성 기법들은 파라미터를 가진 인터페이스 테스팅에 최적화된 테스트 시퀀스를 제공하지 않는다. 이 연구는 컴포넌트 인터페이스를 파라미터를 고려한 상태 모델로 표현하고 최적의 시퀀스 생성 기법을 제안한다. 최적의 시퀀스 생성 기법은 파라미터를 가진 상태 기반의 행위 모델에서 특정 간선을 원하는 회수만큼 수행을 보장하는 시퀀스를 생성하며, 생성된 시퀀스는 최적의 테스트 수행 시간을 갖는다.

• Journal of Digital Contents Society
• /
• v.13 no.4
• /
• pp.491-500
• /
• 2012

In this paper, a new loopback BIST structure which is effective to test RF transceiver chip and LNA(Low Noise Amplifier) in the chip is presented. Because the presented BIST structure uses a baseband processor in the chip as a tester while the system is under testing mode, the developed test technique has an advantage of performing test application and test evaluation in effectiveness. The presented BIST structure can change high frequency test output signals to a low frequency signals which can make the CUT(circuits under test) tested easily. By using this technique, the necessity of RF test equipment can be mostly reduced. The test time and test cost of RF circuits can be cut down by using proposed BIST structure, and finally the total chip manufacturing costs can be reduced.