• 디지털콘텐츠학회 논문지
• /
• 제6권1호
• /
• pp.41-48
• /
• 2005

잡음환경이 열악하고 대역폭이 부족한 HFC 망 상향채널에서 보다 나은 대칭형 멀티미디어 서비스를 제공할 수 있는 S-DMT 방식의 상향 채널 케이블모뎀을 위한 심볼 타이밍 복원 알고리즘을 제안하고 그에 대한 성능을 평가하였다. 타이밍 복원 알고리즘은 시간 영역에 PN 시퀀스를 삽입하는 방식을 제안하였으며 AWGN, ISI, 및 임펄스 잡음 환경에서 시뮬레이션을 통해 성능을 평가 하였다. 성능 평가 결과, PN 시퀀스 삽입 알고리즘에 의한 타이밍 복원방식은 잡음 환경에 따라 타이밍 추정 성능이 매우 달라지며, 동일한 샘플링 클럭 오프셋에서 AWGN, ISI, 및 임펄스 잡음이 함께 존재하는 채널일 경우가 임펄스 잡음 채널 경우보다 타이밍 실패 확률이 $10^3$일 때의 Eb/No가 10dB 이상 열화되나 초기부터 샘플링 클럭 오프셋을 보정하여 최적화한 경우 잡음환경에 의한 성능차이가 있으나 비교적 양호한 타이밍 추정 성능을 보임을 확인 하였다.

• 한국정보처리학회논문지
• /
• 제4권4호
• /
• pp.1004-1012
• /
• 1997

본 논문은 1치 논리 시뮬레이션 환경에서 효율적인 헤저드 분석을 위한새로운 TRF( Transition Rise/Fall)지연모델을 제안한다. 주어진 회로에 있어서 헤저드 분석을 수행 하기 위해 우선 응답시간 지연과 천이시간 지연을 허용하는 5치 논리 시뮬레이터 에 의해서 타이밍 분석이 수행되고, 이미 수행된 타이밍 관계를 조사하므로써 헤저드 를 검출할 수 있다.몇 개의 예제회로에 대해서 시뮬레이션을 수행한 결과를 통하여 제안한 방법을 실용성을 입증하였다.

• 한국통신학회논문지
• /
• 제32권4C호
• /
• pp.355-361
• /
• 2007

본 논문에서 정규화 포락선 검파 기법(NED ; Normalized Envelop Detection)과 얼리-레이트 필터(ELF ; Early-Late Filter)가 적용된 새로운 홉 타이밍 예측기를 제안하였다. 제안한 구조의 성능 검증을 위해 컴퓨터 시뮬레이션으로 제안한 시스템과 기존 시스템의 동기 오차 측정 결과를 비교하였다. 시뮬레이션 결과를 통해서 부분 대역 재밍 환경에서 제안 구조가 기존 구조보다 정확하게 동기오차를 예측하는 것을 확인할 수 있었으며, 이러한 경향은 $E_b/N_j$와 재밍점유대역비(rho)가 낮을수록 더욱 뚜렷하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 춘계학술발표논문집 (상)
• /
• pp.363-366
• /
• 2001

LILI-128 스트림 암호는 IMT-2000 무선단말간 데이터 암호화를 위하여 제안된 128-비트 크기의 스트림 암호방식이며, 클럭 조절형태의 채택에 따라 속도저하라는 구조적인 문제점을 안고 있다. 본 논문에서는 귀환/이동에 있어서 랜덤한 4개의 연결 경로를 갖는 4-비트병렬 $LFSR_{d}$를 제안함으로서 속도문제를 해결하였다. 그리고 ALTERA 사의 FPGA 소자(EPF10K20RC240-3)를 선정하여 그래픽/VHDL 하드웨어 구현 및 타이밍 시뮬레이션을 실시하였으며, 50MHz 시스템 클럭에서 안정적인 50Mbps (즉, 45 Mbps 수준인 T3급 이상, 설계회로의 최대 지연 시간이 20ns 이하인 조건) 출력 수열이 발생될 수 있음을 확인하였다. 마지막으로, FPGA/VHDL 설계회로를 Lucent ASIC 소자 ($LV160C,\;0.13{\mu}m\;CMOS\;&\;1.5v\;technology$)로 설계 변환 및 타이밍 시뮬레이션한 결과 최대 지연시간이 1.8ns 이하였고, 500 Mbps 이상의 고속화가 가능함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제44권12호
• /
• pp.31-36
• /
• 2007

본 논문은 100 nm BSIMSOI 3.2 기술을 사용한 부분 공핍형 SOI (Partially-Depleted SOI: PD-SOI) 회로들의 정확한 타이밍 분석을 위한 새로운 통계적 특징화 방법과 추정 방법을 제안한다. 제안된 타이밍 추정 방법은 Matlab, Hspice, 그리고 C 언어로 구현되고, ISCAS 85 벤치마크 회로들을 사용해서 검증된다. 실험 편과는 Monte Carlo 시뮬레이션과 비교해 5 % 내의 에러를 보여준다.

• 한국산업정보학회논문지
• /
• 제12권3호
• /
• pp.19-30
• /
• 2007

본 논문은 광대역 무선 액세스를 위하여 다중 수신안테나를 갖는 OFDMA 시스템의 타이밍 딜레이 추정기의 구현 복잡도를 낮추는 방안을 제안한다. 타이밍 딜레이 값을 추정하기 위해 각 수신안테나 별로 푸리에 연산과 역 푸리에 연산을 수행하므로, 다중 수신안테나를 사용하는 경우에는 계산 복잡도가 큰 단점이 있다. 먼저, 각 안테나에 수신된 레인징 심볼의 위상을 회전시키는 구조를 제안함으로써 각 안테나의 역 푸리에 연산을 제거하여 구현 복잡도를 크게 개선할 수 있다. 둘째로, N점/M구간 푸리에 연산을 수행하고 시간 대역 평균 전력 추정기 대신 주파수 대역 평균 전력 추정기를 포함한 구조를 제안함으로써 성능 저하 없이 복잡도를 크게 낮출 수 있다. 기존 방식에 대하여 제안된 두 가지 구조의 복잡도 개선량을 보여주고, 시뮬레이션 결과를 통해 성능 비교를 실시한다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2001년도 춘계 학술대회 논문집
• /
• pp.82-87
• /
• 2001

본 논문에서는 IP(Intellectual Property)와 IP 간의 핸드쉐이킹 신호를 비동기 논리회로로 대체 하도록 할 수 있는 인터페이스 논리의 생성 방법에 대하여 기술한다. 특히 핸드쉐이킹 을 위하여 레벨형 입력과 펄스형 입력이 혼합된 비동기 타이밍 파형만 제시되었을 경우 이 파형을 흐름도로 변환시키고 변환된 흐름도에 의하여 VHDL 코드로 대체하는 새로운 \"파형 변환 알고리즘:Wave2VHDL\"을 제안한다. 또한 제안된 알고리즘으로부터 추출한 VHDL 원시 코드를 기존의 국내외 CAD 툴(Tool)에 적용함으로서 IP 인터페이스를 위한 비동기식 전자회로가 생성됨을 확인하고 시뮬레이션 결과와 제시된 타이밍도가 일치함을 증명한다.일치함을 증명한다.

• 한국전자파학회논문지
• /
• 제7권3호
• /
• pp.201-210
• /
• 1996

본 논문에서는 페이딩환경에서 16QAM Radio 시스템의 심볼 타이밍 복원에 대한 성능을 분석하였다. 심볼 타이밍 복원 방식으로서 파형 성형 필터 즉 raised cosine filter(RCF)와 비선형 필터를 사용하여 비영점교차방식인 MAM(Maximum Amplitude Method)과 WDM (Wave Difference Method)을 비교 분석하였다. 시뮬레이션에 의한 결과로부터 비선형 필터를 사용한 심볼 동기 방식(MAM and WDM)이 RCF를 사용한 것보다 지터 성능이 더 우수함을 알 수 있었다. 또한 레일리 페이딩채널을 추정하고 보상하기 위해 PSAM(Pilot Symbol Assisted Modulation)방식과 공간 다이버시티방석을 적용하였으며, $E_b/N_o$가 20dB일 때 $10^{-4}$의 BER(Bit Error Rate)성능을 얻을 수 있었다.

• 조명전기설비학회논문지
• /
• 제18권3호
• /
• pp.48-54
• /
• 2004

플라즈마 디스플레이 패널의 구동실험을 용이하게 할 수 있는 구동실험장치를 개발하였다. 이 장치는 펄스의 타이밍을 컴퓨터상에서 설계하고 시뮬레이션 할 수 있고 이렇게 설계된 타이밍을 사용하여 PLD에 프로그래밍하고 고전압 FET 스위치들을 제어할 수 있다. 이 장치는 기존의 로직 gate IC를 이용하여 하드웨어적으로 스위칭 로직을 구현하는 것 보다 펄스로직의 설계시간을 단축시킬 수 있으며 구동방식의 변경에 따른 펄스의 타이밍 변경도 용이하다. 이 구동장치를 가지고 상용화 되어있는 ADS 구동방식을 구현하여 3전극 AC PDP의 계조구현 실험을 하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2002년도 정기총회 및 학술대회
• /
• pp.31-35
• /
• 2002

본 논문에서는 DVB-T 표준안의 모든 동작모드를 지원하며 임펄스 잡음 제거, 안테나 diversity 수신, 향상된 채널추정방법을 적용한 유럽향 디지털 TV 수신용 채널 칩셋의 설계에 관한 내용이다. 설계된 칩은 여러 개의 구성 블럭으로 구성되어있는데 여기에는 여러 가지의 향상된 알고리즘과 설계 아키텍쳐가 사용되었다. 가정용 가전기기들이 발생시키는 일정주기의 임펄스 잡음을 제거하기 위하여 임펄스 잡음 제거 블록을 AGC뒤에 사용하였다. 동기부는 대략적 주파수동기, 미세 주파수동기, 대략적 타이밍동기, 미세 타이밍 동기 등으로 이루어져 있으며 본 설계의 주파수 보상 영역은 $\pm$280Khz, 타이밍 보상 영역은 $\pm$500ppm이다. 파일럿 신호를 이용하여 채널추정과 보상을 수행하며 기존의 선형 보간기법과 함께 4개의 파일럿 신호를 이용한 보간기법을 사용하여 이동수신환경에 대응할 수 있도록 하였다. 이와 함에 수신성능을 개선할 수 있다고 알려진 안테나 diversity 기능을 채용하여 고정 및 이동 수신시의 수신성능을 향상시켰다. 안테나 diversity를 위해서 2개 이상의 수신 칩이 사용되며 이를 위해서 본 설계에서는 MRC(Maximum Ratio Combining)알고리즘을 사용하였다 본 설계는 5층 메탈 0.18um 공정을 사용하였으며 2.7Mbit 의 메모리 소자를 포함하여 대략 300 만 게이트의 회로크기를 갖으며 100 핀 PQFP로 제작되었다. 본 논문에서는 설계된 회로의 각 블록별 기능에 대한 설명과 함께 시뮬레이션 결과와 ASIC설계결과를 기술하였다.