

# 안테나 Diversity 기능을 적용한 DVB-T 수신칩 개발

권용식, 박찬섭, 김기보, 장용덕, 정해주

삼성전자 디지털 미디어 연구소

경기도 수원시 팔달구 매탄 3동, 442-742

E-mail: yskwon@samsung.com

## Single Chip Design of Advanced DVB-T Receiver with Diversity Reception

YongSik Kwon, ChanSub Park, KiBo Kim, YongDeok Chang, HaeJoo Jeong  
442-742, 416 Maetan-3Dong, Paldal-Gu, Suwon City, Kyungki-Do, Republic of KOREA

### 요약문

본 논문에서는 DVB-T 표준안의 모든 동작모드를 지원하며 임펄스 잡음 제거, 안테나 diversity 수신, 향상된 채널 추정방법을 적용한 유럽형 디지털 TV 수신용 채널 칩셋의 설계에 관한 내용이다.

설계된 칩은 여러 개의 구성 블록으로 구성되어있는데 여기에는 여러 가지의 향상된 알고리즘과 설계 아키텍처가 사용되었다. 가정용 가전기기들이 발생시키는 일정주기의 임펄스 잡음을 제거하기 위하여 임펄스 잡음 제거 블록을 AGC 데에 사용하였다. 동기부는 대략적 주파수동기, 미세 주파수동기, 대략적 타이밍동기, 미세 타이밍 동기 등으로 이루어져 있으며 본 설계의 주파수 보상 영역은  $\pm 280\text{Khz}$ , 타이밍 보상 영역은  $\pm 500\text{ppm}$  이다. 파일럿 신호를 이용하여 채널 추정과 보상을 수행하며 기존의 선형 보간기법과 함께 4 개의 파일럿 신호를 이용한 보간기법을 사용하여 이동수신환경에 대응할 수 있도록 하였다. 이와 함께 수신성능을 개선할 수 있다고 알려진 안테나 diversity 기능을 채용하여 고정 및 이동 수신시의 수신성능을 향상시켰다. 안테나 diversity 를 위해서 2 개 이상의 수신 칩이 사용되며 이를 위해서 본 설계에서는 MRC(Maximum Ratio Combining) 알고리즘을 사용하였다. 본 설계는 5 층 메탈 0.18um 공정을 사용하였으며 2.7Mbit 의 메모리 소자를 포함하여 대략 300 만 게이트의 회로크기를 갖으며 100 핀 PQFP 로 제작되었다. 본 논문에서는 설계된 회로의 각 블록별 기능에 대한 설명과 함께 시뮬레이션 결과와 ASIC 설계결과를 기술하였다.

### I. 서론

OFDM(Orthogonal frequency division multiplexing) 시스템은 하나의 주파수 대역을 다수의 부반송파로 나누어 데이터를 실어보내는 FDM(frequency division multiplexing) 방식 중 하나이며 각각의 부반송파는 서로 직교(Orthogonal)한 특성을 가지는 변조 시스템이다. 이러한 OFDM 시스템은 다중경로 환경에 강한 특성을 보이며 동시에 다수의 데이터를 전송하는 방식이므로 전송효율이 높은 특성을 가지고 있다.[1] 또한 ISI(inter-symbol interference)를 방지하기 위해서 OFDM 으로 변조된 신호의 뒷부분을 복사한 GI(guard interval)를 앞부분에 붙인 신호의 형태를 가지고 있게 된다. 이러한 OFDM 시스템은 다양한 규격들에 쓰이고 있으며 이러한 규격들에는 DAB(digital audio broadcasting), DVB-T(digital video broadcasting-terrestrial),

IEEE802.11a (wireless LAN), ISDB-T, DMB-T 등이 있다. 본 논문에서는 유럽형 디지털 TV 의 전송규격인 DVB-T 의 모든 전송모드를 지원하면서 임펄스 잡음제거, 확장된 채널추정, 안테나 diversity 등을 지원하는 DVB-T 채널 수신칩의 설계결과를 설명한다. 본 논문의 구성은 다음과 같다. 먼저 설계한 DVB-T 수신기 전체 구조를 간략하게 설명하고 각각의 구성 블록과 여기에 사용된 알고리즘을 설명한 다음 VLSI 설계결과를 제시한다.

### II. 시스템의 구성

제안한 DVB-T 수신기의 블록과 신호의 흐름을 그림 1에 나타내었다. DVB-T 규격에서는 오류정정을 위한 RS 부호(204,188,t=8), 컨볼루션널 인터리빙, 1/2, 2/3, 3/4, 5/6, 7/8 부호율을 갖는 컨볼루션널 코딩, 비트 단위




그림 1 시스템의 전체 블럭도

의 인터리버와 심볼단위의 인터리버,  $\alpha=1, 2, 4$  의 계층적 QAM 매핑모드, 부반송파 개수에 따른 2K, 8K 부반송파 모드, 1/4, 1/8, 1/16, 1/32 의 보호구간 모드등을 정하고 있다.

설계된 수신기에서는 이러한 다양한 모드들을 지원하고 있으며(ETSI 300-744[2]) 각각의 모드들을 자동을 검출할 수 있다. 또한 안테나 diversity 모드에서는 이동 수신 중에 발생하는 빠르게 변하는 다중경로환경에서 신호를 수신할 수 있다.

제한한 수신기에서는 입력신호로써 1st IF (36, 44MHz) 신호와 2nd IF(4.57MHz)신호를 입력 받을 수 있다. 입력된 신호는 10bit A/D에서 디지털 신호로 변환되고 헤어 드라이기 같은 일반 가전용품에서 발생하는 임펄스 잡음을 검출하여 제거하게 된다. 그 다음에는 I/Q 신호로 분리하면서 반송파 복구부(carrier recovery)에서 계산되어 오는 반송파 오프셋을 보상하고 미세 타이밍 복구부(Fine Symbol Timing Recovery)에서 계산된 타이밍 오프셋을 보상하여 동기를 맞추어 신호를 내보내게 된다. 보호구간(Guard Interval)을 가지고 심벌의 시작점을 찾는 대략적 타이밍 동기(Coarse Symbol Timing Recovery)에서 FFT 의 시작점을 찾게 되고, 보호구간(GI)을 제거한 후에 FFT 에 의해서 시간 영역의 신호를 주파수영역의 신호로 변환하게 된다. 등화기에서는 주파수영역의 파일럿신호를 바탕으로 채널환경을 판단하고 보상하게 된다. 이렇게 보상된 신호는 오류정정 블록에서 등화기에서 보내온 채널 상태 정보(Channel State Information)를 바탕으로 오류를 정정하게 된다. 제안된 수신기의 특징인 안테나 diversity 모드에서는 MRC (Maximum Ratio Combining) 방법을 사용하였으며 두개의 칩이 상호 통신하면서 다중경로에 의해서 심하게 왜곡된 신호를 복구하게 된다.

### III. 각 블록별 구성

#### A. 임펄스 잡음 제거 블록

임펄스 잡음은 DVB-T 시스템에 있어서 매우 치명적인 것으로 알려져있다. 임펄스 잡음은 주기적 것과 비주기적인 것으로 나눌 수 있는데 비 주기적인 임펄스 잡음은 검출해 내기도 어렵고 제거하기도 어렵다. 가정 내에서는 헤어 드라이어나 전공 청소기 같은 주기성을 갖는 임펄스 잡음원이 많이 사용되고 있는데 이때의 임펄수 잡음의 주기는 대략 100Hz에서 120Hz 사이가 된다.

임펄스 잡음 제거 블록은 주기적인 임펄스 잡음을 검출해서 제거해 낼 수 있는 기능을 가지고 있으며 AGC 와 I/Q 신호 생성부 블록 사이에 위치한다.

#### B. I/Q 신호 생성

제안한 DVB-T 수신기는 1st IF(36MHz)와 2nd IF (4.57MHz)신호를 직접 샘플링 방식으로 10bit A/D 샘플링을 하게 되며 이때 사용하는 샘플링 주파수는 20.3685MHz 이다. 이렇게 샘플링된 신호의 중심주파수는 1st 와 2nd 모두 4.57MHz 가 된다.

샘플링된 신호는 NCO 를 통하여 기저대역의 신호로 변환되면서 동시에 I/Q 신호로 분리되게 된다. 제안한 시스템에서는 I/Q 신호 분리와 동시에 반송파 복구를 수행하도록 하였다. 분리된 신호의 타이밍 오류는 필터에 의해서 복구하게 된다.

#### C. 동기부

동기부는 대략적 타이밍동기, 미세타이밍 동기, 대략적 반송파동기, 미세 반송파동기로 구성된다. 대략적 타이밍 동기 블록은 FFT 의 크기, 보호구간의 길이와 FFT 의 시작점을 찾는 역할을 한다. DVB-T에서는 FFT 의 크

기와 보호구간의 길이에 따라서 OFDM 심벌의 길이가 달라지기 때문에 대략적 타이밍 동기부에서는 보호구간의 상관을 이용한 알고리즘을 사용한다[3]. 대략적 타이밍 동기부는 Rayleigh 채널, CNR=0dB 와 같은 열악한 상황에서도 안정적으로 동작한다.

미세반송파동기 블록은 OFDM 신호의 부 반송파 간격보다 작은 미세 주파수 옵셋을 추정한다. OFDM 신호는 서로 직교하는 많은 수의 부반송파로 구성되게 되는데 미세 주파수 옵셋이 있게 되면 부반송파 간의 직교성이 없어져서 ICI(inter carrier interference)가 발생하게 된다. 미세 주파수 옵셋은 수신된 이웃한 세 개의 부반송파 간의 상관으로부터 추정할 수 있다.

대략적 반송파 동기를 블록은 OFDM 신호의 부 반송파 간격의 정수배의 주파수 옵셋을 추정한다. DVB-T 표준에서는 연속 파일럿(CP : Continual Pilot)을 제공하며 이 연속 파일럿은 데이터 부 반송파에 비해서 1.3 배 높은 파워를 가지고 있다[2]. 따라서 정수배 주파수 옵셋은 수신 신호와 연속 파일럿의 위치를 나타내는 CP nask 와의 상관으로 추정 할 수 있다[4,5]. 본 설계에서  $\pm 280\text{kHz}$  사이의 반송파 주파수 에러를 복구할 수 있다.

미세 타이밍 동기 블록은 FFT 시작점의 불일치와 샘플링 주파수 옵셋을 보상한다. OFDM 시스템에서는 IFFT 의 특성에 의해서 시간영역에서의 지연은 주파수 영역에서 위상의 회전으로 나타나게 된다. DVB-T 표준에서는 분산 파일럿(SP : Scattered Pilot)이 12 개의 부 반송파마다 나타난다[2]. 분산 파일럿 간의 위상차는 순볼 타이밍 옵셋과 비례하며, 추정된 심볼 타이밍 옵셋의 차이는 샘플링 주파수 옵셋과 비례하게 된다[6]. 본 설계에서는 500ppm 까지의 샘플링 주파수 옵셋을 보상 할 수 있다.

정수배 주파수 옵셋과 미세 주파수 옵셋의 합인 캐리어 주파수 옵셋은 샘플링 주파수로 동작하는 I/Q 신호 생성부 블록에서 보상되며 샘플링 주파수 옵셋은 심볼 주기로 노상되기 때문에 반송파 주파수 동기와 타이밍 동기가 서로 독립적으로 동작하게 되어 동적 채널 환경에서 향상된 성능을 보이고 있다.

동기부의 동작 순서는 아래와 같다. 먼저 대략적 타이밍 동기부에서 FFT 의 크기, 보호구간의 길이와 FFT 의 시즈즈를 찾는다. 다음으로 반송파 주파수 동기부가 동작

하게 된다. 마지막으로 반송파 주파수 동기가 획득된 후 미세 타이밍동기 블록과 채널추정부가 동작한다.

#### D. 채널추정부

채널추정을 위해서 주파수 도메인에서의 파일럿 톤을 이용한 채널추정 방법을 사용하였다. DVB-T 시스템에서는 주파수 영역의 12 개 부반송파마다 반복적으로 약속된 크기와 부호로 전송되는 분산파일럿(Scattered pilots)을 가지고 있다. 이 분산파일럿으로부터 채널상태의 추정 값을 얻은 다음 이를 주파수축, 시간 축 보간을 통해서 전체 데이터 영역에 대한 채널 추정 값을 구한다. 이 채널의 추정 값을 이용하여 수신데이터를 보상한다.

먼저, 12 개의 부반송파마다 삽입되어 있는 파일럿 부반송파의 주파수 응답을 구한다. 파일럿 부반송파의 위치와 크기 등은 수신기에서 이미 알고 있으므로 수신한 신호와 이미 알고 있는 신호의 비를 구하면 이로부터 현재 파일럿이 위치한 부반송파의 주파수 응답 값을 구할 수 있다.

분산 파일럿이 위치하지 않은 부반송파의 채널추정을 위해서 분산 파일럿들을 보간(interpolation) 하여 채널을 추정하는데 보간의 방법에 따라서 등화기의 성능이 영향을 받게 된다. 가장 간단한 보간 방법은 두 파일럿 사이의 값을 선형으로 보간 하여 채널 추정을 하는 방법이다. 하드웨어로 구현하기도 쉽고 필요한 메모리량도 많지 않다.

[7]에 따르면 8~12 개의 분산파일럿을 이용하여 시간 축 보간을 했을 때 dynamic channel 하에서 가장 우수한 성능을 보인다고 한다. 하지만 보간에 참여하는 분산 파일럿의 개수가 증가할수록 메모리에 저장할 OFDM 심벌의 개수 또한 크게 증가하게 된다. 따라서 본 설계에서는 메모리 요구량과 성능사이의 결충점으로 4 개의 분산 파일럿을 이용하여 시간 축 보간을 수행한다. 본 설계에서는 4 파일럿을 이용한 보간 뿐만 아니라 선형 보간도 수행 가능하도록 설계가 되어 있어 채널상태에 따라서 선택적으로 보간을 수행할 수 있도록 되어 있다.

주파수축 보간은 분산파일럿과 시간 축 보간에 의해서 얻은 추정 값을 이용해서 나머지 영역에 대한 채널추정 값을 얻어낸다. 이때 분산파일럿에 포함된 잡음 성분을 제거하기 위해서 저역통과 필터를 사용하여 잔류 잡음 성분을 제거한다. 본 설계에서는 49 탭의 FIR 필터를 사용하였다. 하지만 하드웨어 구현시의 복잡도를 덜기 위해서

16 개 분산 파일럿과 각변계수를 이용하여 곱셈연산을 수행하였으며 사용되는 곱셈기를 공유할 수 있도록 설계하여 설계의 복잡도를 줄였다. 채널 추정이 끝나고 나면 수신신호와 추정된 채널 주파수 응답 값으로부터 채널 보상이 이루어지게 되는데 이는 채널 보상부에서 이루어진다. 복소 나눗셈연산을 회피하기 위해서 본 설계에서는 복소 좌표값을 사용하는 수신신호와 채널 주파수 응답 값을 위상-크기 값으로 변환하여 처리한다. 신호 변환 후에는 투업 테이블을 이용한 한 개의 곱셈연산과 한 개의 나눗셈연산만으로 복소 나눗셈연산을 처리할 수 있다.

채널 보상과 함께 채널 추정부에서는 채널 상태정보 (channel state information, CSI)를 구하게 되는데, 이는 채널추정부 뒤에 위치하는 비터비 복호기의 연관정 가지메트릭 값을 구하는데 사용된다.

#### E. 다이버시티 수신 블록

안테나 다이버시티 수신은 이동 수신 환경에서 성능을 향상시킬 수 있는 유용한 방법으로 알려져 있다. 다이버시티 기법에는 선택 다이버시티(Selection diversity), 동일 이득 결합(Equal Gain Combining), 최대 비 결합 (Maximal Ratio Combining) 등이 있다. 이 칩에서는 두 개의 수신 칩과 두개의 안테나를 이용한 MRC 알고리즘을 채용하고 있다.

그림 2 는 MRC 의 블록도이다. 전송 신호는 두개의 서로 다른 채널을 통하여 각각의 수신 칩(Master mode, Slave mode)으로 입력된다. 각 채널의 크기 왜곡은 ( $A_1, A_2$ )이고 위상왜곡은 ( $\phi_1, \phi_2$ )이다. 채널 예측기는 채널의 왜곡을 추정하여 위상왜곡은 보상하고 크기 왜곡은 위상 보상된 신호에 곱해지게 된다. 슬레이브 모드로 동작하는 수신 칩에서 나온 신호는 마스터 모드로 동작하는 수신 칩에 입력되어 최대 이득 결합이 이루어 지게 된다.




그림 2 MRC 블록의 구성

#### IV. VLSI 구현

설계한 DVB-T 수신칩에는 클럭 입력을 위한 외부 클럭 발생기 이외에 다른 소자들을 별도로 필요하지 않는다. 아날로그 코어를 사용한 ADC 와 PLL 을 제외한 칩 내부의 모든 회로는 디지털 회로로 구성되어 있다. 또한 내부 ADC 대신에 외부 ADC 를 사용할 수 있도록 하여 다양한 회로의 구성이 가능하도록 설계하였다.

안테나 diversity 를 위해서는 2 개의 수신칩과 2 개의 터너, 안테나 등이 필요하며 각각의 칩은 마스터 모드와 슬레이브 모드로 동작해야 한다. 슬레이브칩에서 처리된 신호는 마스터 칩으로 전달되어 신호처리를 거쳐서 최종 출력 데이터를 내보내게 된다. 이러한 칩의 모드결정과 diversity 모드동작 등은 I2C 인터페이스를 통해서 이루어지게 되는데 이밖에 주파수동기, 타이밍동기, 채널추정, 자동 이득조정등 다른 모든 블록에서 사용되는 제어값들 또한 I2C 인터페이스를 통해서 프로그램 가능하도록 설계되어 있다. I2C 는 이러한 제어값들의 설정뿐만 아니라 동기루프의 동작상태, 채널보상결과의 성상도, 오류정정 후의 BER 값을 각 블록에 사용되는 여러 변수들의 값을 읽어볼 수 있기 때문에 시스템 설계자로 하여금 시스템 동작의 상태를 보다 쉽게 확인할 수 있도록 하였다.

각각의 블록들의 동작을 위해서 다양한 종류의 주파수 가 필요한데 이를 위해서 본 설계에서는 클럭 생성부를 별도로 설계하였다. 입력 받은 구동 클럭은 이 클럭 생성부를 통해서 각각의 블록들에서 필요한 여러 종류의 클럭으로 변환되어 출력되게 된다. 본 설계에서는 외부입력 클럭으로 대략 20 Mhz 의 클럭 발생기를 사용하였다.

본 설계에서는 대략 2.7Mbit 의 내장 메모리를 사용하였으며 이중에 1/3 은 채널 추정부에서 사용하는 7OFDM 심벌의 지연을 위해서 사용되었다. 본 설계는 0.18um, 5 층 메탈공정을 사용하여 구현되었으며 회로의 크기는 내장된 메모리와 테스트를 위해서 사용되는 BIRA, BIST, 스캔테스트 로직까지 모두 포함하여 대략 300 만 게이트 정도이다.[8]

본 회로는 20MHz 클럭으로 동작하며 100pin PQFP 패키지를 이용하여 제작되었다. 그림 3 에는 설계된 DVB-T 수신칩 (DVB-T channel receiver - ARIES) 을 보였다.

설계된 DVB-T 수신칩의 시뮬레이션 결과를 ETSI,




그림 3 설계된 DVB-T 수신칩

Nordic 규격값과 함께 그림 4에 나타내었다. 시뮬레이션에 사용된 수신모드는 2K FFT, 1/32 보호구간, AWGN, Rayleigh 채널 환경 하이며 QEF 값을 기준으로 하였다.

## V. 결론

본 논문에서는 수신성능을 향상시키기 위해서 확장된 채널추정기법과 안테나 diversity 기능을 채용한 DVB-T 수신칩의 설계결과를 설명하였다. 또한 각각의 블록에 사용된 알고리즘과 설계아키텍쳐 구조도 함께 나타내었다. 이러한 향상된 수신기법을 사용하여 단일 칩으로 설계된 DVB-T 수신칩은 고정수신뿐만 아니라 이동방송 수신을 위한 하나의 효과적인 해결방법이 될 것이다.

## Acknowledgment

본 연구는 산업자원부의 지원으로 이루어졌습니다.




그림 4 컴퓨터 시뮬레이션 결과

## REFERENCES

- [1] Hermann Rohling, Rainer Grunheid, Dirk Galda, "OFDM transmission Technique for the 4th Generation of Mobile Communication Systems", proceedings of the 6th international OFDM workshop, 2001-09
- [2] ETS 300 744: "Digital Video Broadcasting (DVB); Framing structure, channel coding and modulation for digital terrestrial television", ETSI, 1999
- [3] F. Scalise, et al., "A prototype VLSI solution for digital terrestrial TV receivers conforming to the DVB-T standard," in Proc. HDTV, 1996.
- [4] H. Nogami, T. Nagashima, "A frequency and timing period acquisition technique for OFDM systems," in Proc. PIMRC'95, vol. 3, pp. 1010, 1995.
- [5] F. Classen, H. Meyr, "Frequency synchronization algorithms for OFDM systems suitable for communication over frequency selective fading channels," in Proc. VTC'94, vol. 3, pp. 1655-1659, 1994
- [6] D. -K. Kim, S. -H. Do, H. -B. Cho, H. -J. Chol, K. -B. Kim, "A new joint algorithm of symbol timing recovery and sampling clock adjustment for OFDM systems," IEEE Trans. Consum. Electr., vol. 44, pp. 1142-1149, Aug. 1998.
- [7] R. Espineira, E. Stare, "Performance Simulations for 8K Mobile DVB-T with MRC-based antenna Diversity and Improved Channel Estimation.", Teracom, 2000-02-29, MOTIVATE internal document.
- [8] YongSik Kwon, ChanSub Park, KiBo Kim, YongDeok Chang, HaeJoo Jeong, "Single Chip Design of Advanced DVB-T Receiver with Diversity Reception Combined with Enhanced Channel Estimation", in proc. 7th international OFDM-workshop, pp. 46-50, sept. 2002.