• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2001년도 추계학술발표논문집
• /
• pp.56-59
• /
• 2001

OFDM 시스템은 부반송파의 직교성을 이용하는 특징으로 인하여 신호치 시간동기 및 주파수동기가 맞지 않은 경우 수신신호를 정확히 복조하기가 거의 불가능하다. 보호구간(Guard Interval)은 신호의 데이터 구간 일부분을 복사하여 심볼의 앞에 추가하는 CP(Cyolic Prefix)방식을 사용하고 있으며, 채널에서 발생하는 ISI(InterSymbol Interference)를 흡수하는 중요한 역할을 한다. 본 논문에서는 시간동기에 사용되어지는 보호구간을 여러 부구간으로 나눈 후, 이를 이용하여 심볼 타이밍 동기를 추정하고자 한다. 제안된 방법은 기존의 방법에 비해 성능의 손실없이 많은 계산량을 줄이는 방법으로서 수신기의 구조를 단순화시킬 수 있다. 여러 채널 환경에서의 모의 실험을 통해 제안한 방법과 기존의 방법을 비교하였다.

• 대한전자공학회논문지TC
• /
• 제44권1호
• /
• pp.98-105
• /
• 2007

본 논문에서는 Maximum Likelihood(ML) 알고리즘을 변형한 Suboptimal ML 타이밍 검출기를 제안한다. 본 논문에서 제안하는 Suboptimal ML방식은 참조신호 생성과정이 Early-Late gate 또는 ML 방식에 비해 간단하면서도 타이밍 검출기의 이득은 거의 동일한 값을 얻을 수 있다. 또한, 타이밍 추적기는 데이터 판별을 이용하기 때문에 적은 타이밍 오차 범위만이 추적 가능하다. 즉, 펄스폭이 0.7ns인 4차 가우시안 모노사이클을 사용하였을 경우, 추적 가능한 타이밍 오차는 ${\pm}0.06ns$이다. 따라서 탐색기는 높은 정확도를 갖는 획득성능을 갖고 있어야 한다. 성능 분석은 잡음뿐만아니라 송신기와 수신기의 펄스 생성과정에서 사용되는 오실레이터 지터를 고려한다. 컴퓨터 모의 실험 결과는 타이밍 검출기의 평균과 분산 및 타이밍 추적기의 추적 성능을 보여준다. 그리고 이동성에 의해 타이밍 오차가 점차적으로 증가하는 경우를 가정하여 추적성능을 제시한다. 본 논문은 타이밍 추적기의 성능을 제시하기 위해 하나의 복조기인 단인 상관기만을 고려한다.

• 한국통신학회논문지
• /
• 제27권8A호
• /
• pp.771-778
• /
• 2002

본 논문에서는 DVB-RCS에 적용된 다중 주파수 TDMA 모뎀 개발에 있어 심볼 타이밍 복원을 위한 두가지 보간기를 제안한다. 디지털 수신기에서 샘플링 클럭은 비교적 정확하게 동기화되지 못하기 때문에 정확한 타이밍 추적을 위해 보간기가 이용된다. 기존의 sinc 보간 필터는 무한대의 제로 크로싱 구현이 불가능하므로 제한된 필터계수의 구현으로 인한 단점이 존재한다. 따라서 기존의 보간 필터에 비해 사이드 로브가 적은 카이저 윈도우를 이용하여 이를 해결하고자 두가지 보간 필터, 즉 카이저 윈도우 보간 필터와 카이저 윈도우를 이용한 sinc 보간 필터로 구성된 각각의 타이밍 복원 루프 구조를 제안한다. 결국 심볼 타이밍 에러를 최소화하는 것을 목적으로 구현된 두가지 보간기의 시뮬레이션 결과는 기존의 sinc 보간기의 성능보다 개선됨을 보여준다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2020년도 하계학술대회
• /
• pp.579-581
• /
• 2020

최근 DOCSIS 3.1 시스템에서 주파수 이용효율향상을 위해 상향과 하향 신호를 동일대역으로 동시전송하는 DOCSIS3.1 FDX 시스템이 연구되고 있다. 동일대역을 사용할 경우 DOCSIS 3.1 FDX시스템의 하향 송신신호는 높은 전력을 가진 신호로 feedback되어 상향송신기로부터 전송된 낮은 전력의 상향 수신신호와 결합하여 상향수신기에 수신되어진다. 이러한 결합신호는 상향신호와 하향신호간의 심볼타이밍 옵셋이 정확하게 일치하지 않으면 상향신호 성능을 열화시키는 원인이 된다. 본 논문에서는 이러한 문제를 해결하기 위해 주파수영역에서 DOCSIS 3.1 FDX시스템의 상하향신호간 심볼 타이밍 옵셋으로 인한 성능 열화 개선 알고리즘을 제시하고 모의실험을 통해 성능열화를 개선할 수 있음을 보인다.

• 한국정보통신학회논문지
• /
• 제5권7호
• /
• pp.1219-1225
• /
• 2001

본 논문에서는 BWLL 상향링크에 적용할 수 있는 버스트 QPSK 수신기의 동기알고리즘을 설계하였다. 본 논문에서 설계한 버스트 수신기는 디지털 다운컨버터와 정합필터 그리고 동기회로로 구성되어 있다. 동기회로의 경우 심벌 타이밍 복구를 위하여 가드너 알고리즘을 사용하였고 반송파 주파수 복구를 위하여 4승법을 사용하였으며 반송파 위상 복구는 DD알고리즘을 사용하였다. 성능 분석을 위하여 제안된 알고리즘에 대한 시뮬레이션 결과와 VHDL로 코딩되어 FPGA에 구현된 실제회로의 결과를 비교, 분석하였다. 성능분석 결과 주파수 옵셋이 심벌율의 4.7% 까지 동기기가 잘 동작하였다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.45-53
• /
• 2007

DTV수신기에서 송신신호를 완벽하게 복원하기 위해서는 채널의 영향으로 인해 파일롯의 위치가 바뀌고 위상이 틀어지는 것을 보상해주는 반송파 주파수 동기와 샘플링 클락 주파수와의 위상오차로 인해 발생하는 샘플링 타이밍 오차를 보상하는 심볼 타이밍 동기가 모두 획득되어야 한다. 심볼 타이밍 동기부는 일반적으로 다중레벨을 가지는 신호에 사용되는 가드너(Gardner)방법을 사용한다. 가드너 방법은 매 심볼마다 타이밍 에러성분을 추출하므로 다중경로 채널에서 타이밍동기를 추적하면서 유지하는데 유리한 방식이다. 본 논문에서는 가드너 방법에서 에러를 검출하기 위해 사용되는 가드너 타이밍 에러 검출기(Timing Error Detector)가 수신파워레벨이 기준 파워레벨에서 크게 벗어날 경우 동기를 획득할 수 없는 문제점을 해결하기 위해 1단계로 가드너 타이밍 에러 검출기 블록 앞에 수신파워레벨을 계산하여 보정하는 블록을 추가하여 수신파워레벨을 보정한다. 2단계로 반송파 주파수동기와 심볼타이밍동기에 사용되는 PLL(Phase Locked Loop)회로의 빠른 동기 획득과 동기 획득 후 지터량을 줄이기 위하여 루프필터의 출력 값의 평균을 이용하여 옵셋량을 추정하여 추정된 옵셋의 변화율에 따라 단계적 대역폭을 가지는 적응적인 루프필터를 반송파 주파수 동기 회로와 심볼 타이밍동기 회로에 적용함으로써 최적의 동기성능을 얻는다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2011년도 하계학술대회
• /
• pp.459-461
• /
• 2011

본 논문에서는 data over cable service interface specifications (DOCSIS) 3.0 상향 케이블 모뎀에서 프리앰블을 이용하여 주파수 옵셋을 추정하고 보상하는 알고리즘에 대해 설명한다. 또한 본 논문에서 설명한 알고리즘을 적용한 컴퓨터 모의실험 결과를 보여준다. 송수신기에서 사용하는 오실레이터의 주파수 차이에 의해 주파수 옵셋이 발생하며 이를 얼마나 정확히 추정하여 보상하는가에 의해 수신기의 성능이 좌우된다. DOSCIS 3.0 상향 케이블 모뎀의 패킷 구조는 수신기에서 타이밍 동기나 주파수 옵셋 보상 그리고 채널 등화를 용이하게 하기 위해 송수신기간에 알고 있는 시퀀스를 보내는 프리앰블과 사용자 데이터를 보내는 페이로드로 구성된다. 본 논문에서는 여러 개의 constant amplitude zero autocorrelation (CAZAC) 시퀀스를 프리앰블로 사용하였으며 이 CAZAC 시퀀스를 이용하여 주파수 옵셋을 추정하고 보상하였다.

• 한국통신학회논문지
• /
• 제19권3호
• /
• pp.560-572
• /
• 1994

본 논문에서는 셀룰라 CDMA 이동통신 시스팀에서 다중 경로의 페이딩 채널을 보상하기위한 레이크 수신기를 설계한다. 다중 경로 페이딩 환경에서의 임펄스 응답을 측정하기 위해 기지국에서 파일롯 채널을 통해 전송되는 short PN 부호의 부분상관함수 특성을 이용하였다. 약 10 s의 다중 경로 퍼짐을 보상하기위해 12개의 역확산 경로를 사용하였으며 보상 방법에 대한 앨고리듬을 제시하였다. 디지틀 변환되어 입력되는 수신신호를 처리하기위해 전 디지틀화된 회로를 제시하고 컴퓨터 시뮬레이션 및 타이밍 시뮬레이션에 의해 회로의 타당성을 검증한다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.999-1007
• /
• 2002

본 논문에서는 DSSS (Direct Sequence Spread Spectrum) 수신기에서 초기동기 탐색에 사용될 수 있는 정합필터에 대해서 연구하였다. 하드웨어기술언어 (HDL)로 정합필터를 구현하기 위한 모델이 제시되었다. 제안된 모델은 고속 처리를 위해 병렬처리와 파이프라인 구조를 기반으로 하는데 환형버퍼, 곱셈기, 덧셈기, 코드참조표 등으로 구성되어 있다. 제안된 모델에 대해 성능을 분석하였고 일반적인 DSP (Digital Signal Processor)로 구현할 경우와 비교하였다. 제안된 모델을 FPGA (Field Programmable Gate Array)상에 구현하였고 타이밍 시뮬레이션 결과를 통해서 동작을 검증하였다.

• 한국음향학회지
• /
• 제5권2호
• /
• pp.13-18
• /
• 1986

디지틀 데이터 전송시 수신기에서 또는 중계기에서 송신 데이터를 구하기 위해서는 타이밍 클럭 을 복원해야 한다. 대개의 실장된 경우에서는 PLL을 이용하는데, 이때 시스템/랜덤 지터가 발생되고 또 중계기가 늘어남에 따라서 생성된 지터가 누적되는데 이것을 해석하였다. 90 Mbps 광통신 시스템에 적 용하여 테이블 1,2,3,4와 같은 결과를 얻었으며, 시스템 지터가 랜덤 지터보다 더 급격히 누적됨을 알았 고, 또한 댐핑팩터가 커짐에 따라 지터 누적이 양화됨을 알았다.