• 정보화사회
• /
• s.184
• /
• pp.28-39
• /
• 2007

IT산업은 항상 끊임없는 '혁신'을 통해서만 성장의 자양분을 얻는다. 기술적 또는 개념적 진보가 없다면 IT산업은 당연히 산업으로서의 존재가치가 없다. 그렇다면 2007년, 한국의 IT시장을 주도할 '10대 핵심 IT기술'들은 어떤 것들일까. 국내 통신 및 네트워크, 솔루션 업계가 가장 관심 있게 지켜보는 IT기술등 중 10개를 선별했다. 10대 IT기술에 포함된 것들 중에는 개념적으로는 10년전부터 출현해 알려져 있지만, 그동안 단순히 개념에 머물렀을 뿐 아직 상용화가 안 된 것들도 일부 포함돼 있다. 참신성보다는 실질적인 의미와 중요성에 무게들 둔 때문이다. 2007년에 주목할 만한 10대 IT기술로는 먼저 'IP 멀티미디어 서브시스템(IMS)이 꼽힌다. 유무선을 비롯한 다양한 네트워크를 자연스럽게 연결해주고 여러 서비스들의 다양한 조합이 가능해 고객맞춤형서비스를 가능하게 하는 '멀티미디어 멀티캐스트 컨트롤(MMC)도 10대 IT기술에 포함됐다. 이와 함께 100Mbps 초고속 인터넷 서비스를 가능하게 하는 ETTH (Ethernet To The Home), 차세대 보안이슈인 네트워크접근제어(NAC), 금융회사나 이동통신회사의 상품개발을 신속하게 지원하는 '프로덕트 팩토리', 하드웨어시스템의 최적화를 보장한 가상화 및 ILM, 컴퓨팅산업을 한 단계 이상 진화시킬 쿼드코어 CPU, 소프트웨어 시장의 새로운 패러다임인 SOA(서비스지향아키텍처), 본격적인 시장 확산이 기대되는 전자태그(RFID), IT거버넌스의 열기로 급부상하고 있는 ITAM(IT자산관리) 등도 올해 주목할 10대 IT기술 반열에 올랐다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.11a
• /
• pp.152-155
• /
• 2012

최근 스마트폰 및 타블릿PC 등 모바일 장치의 성능(쿼드코어)이 급격히 성장하고, 사용자의 증가, 무선 통신 환경(LTE, Wibro 등)의 발전으로 모바일 장치들을 연산 가능한 자원으로 고려하는 모바일 클라우드 연구가 이루어지고 있다. 그러나 자원 제공자인 모바일 장치의 자율적 연산 참여와 탈퇴가 가능하기 때문에 기존의 시스템들은 수행중인 연산이 중단되어 연산의 완료 시간이 지연되며, 시스템의 결함으로 이어지게 된다. 따라서 모바일 장치의 안정적인 연산 수행을 위한 안정적인 모바일 자원을 제공해야 한다. 본 논문에서는 신뢰적인 모바일 자원을 제공하기 위해 소셜 네트워크 정보를 이용하여 그룹화 함으로써 모바일 자원 관리를 제공한다

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.252-255
• /
• 2010

고해상도의 동영상 서비스가 보편화 되면서 동영상을 빠르게 처리를 위한 연구가 활발히 이루어 지고 있다. 그리고 멀티코어 프로세서의 사용이 증가 하고 멀티코어 시스템에서 H.264/AVC 디코더를 구현하기 위하여 다양한 병렬화 방법이 제안되고 있다. 하지만 H.264/AVC디코더의 병렬화를 진행하는 과정에서 각 스레드에서 처리하는 데이터의 처리시간 차이로 인하여 스레드의 동기를 확인 해야 한다. 이로 인하여 병렬화를 통한 성능 향상의 걸림돌이 된다. 우리는 이러한 병렬화 과정에서 발생하는 문제점을 고려하여 효과적으로 H.264/AVC 디코더를 병렬화 하는 방법에 대하여 연구하였다. 우리가 제안하는 Frame Partition based Parallelization (FPP) 방법은 프레임을 매크로 블록 묶음으로 나누어 병렬화 한다. 그리고 병렬화 과정에서 스레드를 처리하는 방법을 개선하여 성능을 향상 시켰다. 본 논문에서는 FFmpeg H.264/AVC 디코더를 이용하여 실험 하였고 인텔 쿼드 코어 기반의 멀티코어 시스템에서 멀티 스레드로 구현하였다. 우리는 FPP 방법을 적용하여 병렬화 방법 적용 전 H.264/AVC 디코더와 비교하여 최대 53%의 성능 향상을 보였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.14 no.1
• /
• pp.138-144
• /
• 2010

Tachyon primary system which introduces recently is a high performance supercomputer that composed with AMD Barcelona nodes. In this paper, we will verify the performance and parallel scalability of TachyonIn by using multi-zone NAS Parallel Benchmark(NPB) which is one of a program with hybrid parallel method. To test performance of hybrid parallel execution, B and C classes of BT-MZ in NPB version 3.3 were used. And the parallel scalability test has finished with Tachyon's 1024 processes. It is the first time in Korea to get a result of hybrid parallel computing calculation using more than 1024 processes. Hybrid parallel method in high performance computing system with multi-core technology like Tachyon describes that it can be very efficient and useful parallel performance benchmarks.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.38C no.6
• /
• pp.521-530
• /
• 2013

This paper proposes a task parallelism system (BioMP) to improve applications' execution time of multicore based mobile device. When application developers append the functions of parallel specification into the existing software, our proposed system supports the parallel processing of threads as well as a compatibility. BioMP improves the software in order that an existing large-scale source can recognize the multicore architecture. From our experiment, our idea improved the execution time of application until about 64% against the existing system in multicore environment based on quad core. In addition, BioMP does not require any additional modification of a mobile platform because BioMP is independent component. Consequently, when application developers release multicore-aware applications into the application store, users can immediately run without any modification of the mobile device.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.11
• /
• pp.43-53
• /
• 2010

Wide deployment of high resolution video services leads to active studies on high speed video processing. Especially, prevalent employment of multi-core systems accelerates researches on high resolution video processing based on parallelization of multimedia software. In this paper, we propose a novel parallel H.264/AVC decoding scheme on a multi-core platform. Parallel H.264/AVC decoding is challenging not only because parallelization may incur significant synchronization overhead but also because software may have complicated dependencies. To overcome such issues, we propose a novel approach called Multi-Threaded Parallelization(MTP). In MTP, to reduce synchronization overhead, a separate thread is allocated to each stage in the pipeline. In addition, an efficient memory reuse technique is used to reduce the memory requirement. To verify the effectiveness of the proposed approach, we parallelized FFmpeg H.264/AVC decoder with the proposed technique using OpenMP, and carried out experiments on an Intel Quad-Core platform. The proposed design performs better than FFmpeg H.264/AVC decoder before the parallelization by 53%. We also reduced the amount of memory usage by 65% and 81% for a high-definition(HD) and a full high-definition(FHD) video, respectively compared with that of popular existing method called 2Dwave.

• Journal of Broadcast Engineering
• /
• v.17 no.3
• /
• pp.503-518
• /
• 2012

In this paper, we propose a complexity-based parallelization method of the sample adaptive offset (SAO) algorithm which is one of HEVC in-loop filters. The SAO algorithm can be regarded as region-based process and the regions are obtained and represented with a quad-tree scheme. A offset to minimize a reconstruction error is sent for each partitioned region. The SAO of the HEVC can be parallelized in data-level. However, because the sizes and complexities of the SAO regions are not regular, workload imbalance occurs with multi-core platform. In this paper, we propose a LCU-based SAO algorithm and a complexity prediction algorithm for each LCU. With the proposed complexity-based LCU processing, we found that the proposed algorithm is faster than the sequential implementation by a factor of 2.38 times. In addition, the proposed algorithm is faster than regular parallel implementation SAO by 21%.