Methodology and its Hardware Architecture for High-speed Parallel Computation of Computer Generated Hologram (컴퓨터 생성 홀로그램의 고속 병렬 연산을 위한 연산방식 및 하드웨어 구조)
-
- Proceedings of the Korean Society of Broadcast Engineers Conference
- /
- 2010.11a
- /
- pp.30-33
- /
- 2010