• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.139-140
• /
• 2006

PZT박막은 비휘발성 재료로 유전율이 높고 항전력이 작으면서 잔류 분극랑이 크기 때문에 적합한 특성을 가지고 FeRAM에 매력적인 물질이다. CMP(chemical mechanical polishing)는 기존의 회생막의 전면 식각 공정과는 달리 특정 부위의 제거 속도를 조절함으로써 평탄화 하는 기술로 wafer 전면을 회전하는 탄성 패드 사이에 액상의 Slurry를 투입하여 연마하는 기술이다. 본 논문에서는 CMP 공정으로 제조한 PZT박막 캐패시터에서 CMP 후처리공정(세척)의 유무 및 종류에 따라 피로특성에 대하여 연구하였다, PZT 박막의 캐패시터의 피로 특성을 연구한 결과 CMP 후처리공정 SC-l용액을 사용하여 세정공정을 하였을때 가장 향상된 PZT 캐패시터의 피로특성이 나타났다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.370-371
• /
• 2006

본 연구에서는 PZT박막의 강 유전 캐패시터 제작을 위한 연구로, 4-inch크기의 $SiO_2$/Pt/Ti/Si가 증착된 웨이퍼를 습식 식각하여 $SiO_2$ 패턴(0.8um)을 형성하였고, PZT박막의 캐패시터 제작을 위해 패턴 웨이퍼에 $Pb_{1.1}$($Zr_{0.52}Ti_{0.48}$)$O_3$조성을 갖는 PZT를 증착하였다. $600^{\circ}C$에서 열처리 후 페로브스카이트 구조를 가지는 PZT 박막의 CMP(chemical mechanical polishing) 공정에 따른 전기적 특성을 연구하였다. 강유전체 소자 적용을 위한 CMP 공정으로 제조된 PZT 박막 캐패시터의 P-E특성, I-V특성, 피로특성 등의 전기적 특성을 측정하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.137-137
• /
• 2006

본 연구에서는 FeRAM 적용을 위한 BLT 캐패시터 제조시 CMP 공정압력 변화에 따른 Leakage Current의 특성에 대해서 연구하였다. 6-inch Pt/Ti/Si 웨이퍼를 사용하였으며, 기판 위에 졸-겔(Sol-Gel)법으로 모든 BLT를 스핀코팅을 이용하여 증착시켰다. 증착된 BLT는 $200^{\circ}C$에서 기본 열처리 후 다시 $700^{\circ}C$에서 후속 열처리 하였다. 이러한 과정을 두번 반복하였며, FeRAM 적용을 위한 BLT 캐패시터 제조시 CMP 공정 중 압력 변화를 달리하여 BLT 캐패시터를 제조한 후 Leakage Current를 측정하였다. 결과적으로 CMP 공정 시 압력의 증가에 따라 Leakage Current값이 증가하였다. CMP 공정시 압력과 박막 표면의 스크레치로 증가로 인해 Leakage Current의 증가하였다고 판단된다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 하계학술대회 논문집
• /
• pp.414-415
• /
• 2010

하이브리드 자동차는 주 에너지원 외에 보조 에너지 저장 장치를 가지게 되는데 배터리와 슈퍼 캐패시터를 혼합하여 사용할 경우 주행 성능이 향상된다. 하지만 배터리의 경우 잦은 충방전이 일어날 경우 수명이 감소되고, 큰 전류에 의해 손상된다는 단점이 있다. 반면 슈퍼 캐패시터는 충방전 횟수가 많고, 수명이 길다는 장점이 있다. 따라서 배터리의 사용을 최소로 하고, 슈퍼 캐패시터를 주로 사용하여 제어 할 경우, 배터리의 수명 향상을 기대할 수 있다.

• 한국진공학회지
• /
• 제2권1호
• /
• pp.99-108
• /
• 1993

저압화학증착법에 의해 제조된 hemispheircal 및 rugged Si 박막들은 64 Mbit DRAM 이상의 캐패시터에 사용하기 위해 개발되었다. 이 공정을 사용하므로써 종래에 사용되던 Si 전극의 평평한 표면이 hemispherical 혹은 rugged 박막 형태의 표면으로 변한다. 위와 같은 박막은 비정질 Si 표면에서 핵생성되며 Si 원자 확산에 의해 결정립들이 결정체로 성장한다. 화학증착의 변수, 열처리 및 in-situ doping process들은 hemispherical 및 rugged Si 박막의 미세구조에 영향을 준다. 동일 두께에서는 고온에서 이루어질 때 혹은 동일 온도일 경우에는 얇은 박막층일 때에 하부전극의 표면들이 rugged poly Si 형상을 나타내며 이렇게 됨으로써 유효면적은 2.1배로 증가한다. 이와 같은 캐패시터 유효면적 증가는 대체로 높은 신뢰성을 갖는 두꺼운 절연막을 사용하면서 stack 캐패시터 구조의 높이를 감소시킬 수 있다. 따라서 이러한 제조기술은 차세대 캐패시터에 적용될 수 있다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.59-60
• /
• 2013

슈퍼캐패시터(Super Capacitor) 또는 울트라 캐패시터(Ultra Capacitor) 등으로 불리우는 전기 이중층 캐패시터(EDLC, Electric Double Layer Capacitor)는 기존 콘덴서보다 월등한 용량 특성을 가지며, 전극과 전해질의 화학반응을 이용하던 이차전지들과 달리 주로 계면반응을 사용한 축전원리를 이용하여 높은 출력밀도와 충방전 효율, 무제한에 가까운 사이클 특성을 가지고 있다. 또한 전류변화에 안정적이어서 기존의 이차전지와는 달리 보호회로를 생략할 수 있기 때문에 단순한 회로 구성이 가능하고 전극활물질로서 탄소재를 사용하여 환경 친화적인 특성을 가진 차세대 에너지저장장치라고 할 수 있다. 특히 50만 사이클이라는 우수한 수명특성으로 인해 기존의 이차전지가 사용되기 어려운 다양한 분야에 적용이 늘어가고 있는 추세에 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 Techno-Fair 및 추계학술대회 논문집 전기물성,응용부문
• /
• pp.92-93
• /
• 2007

X7R 고압용 적층 칩 캐패시터 제작을 위한 내환원성 유전체 조성물에서 희토류인 $Er_2O_3$을 0.6 mol% 첨가한 후 유리프릿 첨가시소결특성 및 절연저항이 향상됨을 확인 할 수 있었다. 회토류인 $Er_2O_3$을 첨가시 유전율 및 절연저항이 감소하는 경향을 보이나 $85^{\circ}C$ 영역에서 온도특성을 향상시키는 것을 확인하였으며 고압 적층 칩 캐패시터 제작시 온도 특성이 우수한 재료를 개발 할 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 추계학술대회 논문집
• /
• pp.178-180
• /
• 2008

직류단 전원(DC link)에 대용량의 전해 캐패시터(Electrolytic capacitor)를 사용하지 않는 전해 캐패시터리스(Electrolytic-Capacitorless) 인버터는 기존의 인버터에 비해서 가격, 부피 면에서 장점을 갖는다. 하지만 인버터의 용량이 커질수록 입력 저역 통과 필터(Low Pass Filter : LPF)와 주기적인 맥동을 가지는 직류단 전원의 영향을 받는다. 본 논문에서는 75[kW]급 캐패시터리스 인버터를 개발하여 이러한 영향을 억제할 수 있는 방법을 제시하고, 실험 결과를 통하여 개발한 인버터의 타당성을 검증한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.485-486
• /
• 2019

본 논문에서는 정격부하에서 효율이 가장 높으면서 동시에 Zero Voltage Switching(ZVS)를 만족하는 인덕터를 설계하는 방법을 제안한다. 제안하는 인덕터 설계 방법은 주어진 정격에서 스위치에 존재하는 스너버 캐패시터를 고려한 ZVS 식을 구하며, 스위치의 특성을 고려한 Dead-time을 설계하고 이를 통해 인덕턴스를 최소화 한다. 시뮬레이션을 통해 스너버 캐패시터의 전압 파형 및 스위치의 손실을 비교하였다.

• 공업화학
• /
• 제8권5호
• /
• pp.784-789
• /
• 1997

전도성 고분자인 폴리피롤(PPy)을 전해질로 하는 알루미늄(Al)고체전해 캐패시터를 제작하기 위하여 알루미늄 산화피막($Al_2O_3$) 위에 화학산화중합(CP)법으로 얇은 PPy층을 형성시키고, 이 층을 양극으로 이용하여 피롤(Py)을 전해산화중합(EP)시켰다. 캐패시터 특성에 영향을 미치는 중합조건을 조사한 결과, 지지전해질로서 sodium p-toluenesulfonate (TsONa)를 사용하고, 소자당 2.0~4.0 mA의 정전류를 인가, 전해중합 후 제작한 캐패시터의 전기적 특성 및 임피던스 특성이 가장 우수하였다.