• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.95-104
• /
• 2004

본 논문에서는 0.13㎛ 이하의 deep sub-micron 공정처럼 누설 전류가 심한 공정을 이용하여 멀티미디어 SoC를 설계할 때, 가장 전력 소모가 높은 움직임 추정 기법의 전력 소모를 줄이기 위한 저전력 움직임 추정기의 아키텍쳐를 제안하였다. 제안하는 아키텍쳐는 기존의 동적 전력 소모만을 고려한 구조와는 달리 정적 전력 소모까지 고려하여 누설 전류가 심한 공정에 적합한 구조로, 효율적인 전력 관리가 필수적인 동영상 전화기 등의 각종 휴대용 정보기기 단말기에 적합한 형태이다. 제안하는 아키텍쳐는 하드웨어 구현이 용이한 전역 탐색 기법 (full search)을 기본으로 하며 동적 전력 소모를 줄이기 위하여 조기 은퇴(early break-off) 기법을 도입하였다. 또한 정적 전력 소모를 줄이기 위하여 전원선 잡음을 고려한 메가블록 전원 차단 기법을 사용하였다. 제안된 아키텍쳐를 멀티미디어 SoC에 적용하였을 때의 효용성을 검증하기 위해 시스템 수준의 제어 흐름과 저전력 제어 기법을 개발하였으며, 이를 바탕으로 시스템 수준에서의 소모 전력을 계산하였다. 모의실험 결과 0.13㎛ 공정에서 전력 소모가 50% 정도로 감소함을 확인할 수 있었다. 선폭의 감소와 칩 내부 발열량의 증가로 인한 누설 전류의 증가를 고려할 때, 기존의 동적 전력 소모만을 고려한 구조는 전력 감소 효율이 점점 나빠짐에 반하여 제안하는 움직임 추정기 아키텍쳐는 안정적인 전력 감소 효율을 보여주었다.

• 대한의용생체공학회:의공학회지
• /
• 제19권5호
• /
• pp.477-486
• /
• 1998

본 연구에서는 요분석용 스트립을 이용하여 요의 상태를 정량적·정성적으로 측정할 수 있는 요분석시스템을 구현하였다. 요분석시스템의 분석 알고리듬은 온도 변화, 전원 노이즈 통의 외란에 강인한 특성을 나타내기 위하여 퍼지 논리를 적용하였다. 강인하고 안정적인 요분석시스템을 설계하기 위하여 스트립 9가지 패드의 분강학적 특성을 검토하였다. 요분석시스템 하트웨어와 소프트웨어로 구성되었다. 요분석시스템의 하드웨어는 단일칩 마이크로프로세서를 사용하였고, 주변장치들로는 광하부, 트레이 제어, 전치증폭부, PC와의 통신, 열전사 프린터 및 동작 상태 표시기로 구성하였다. 요분석시스템의 소프트웨어는 시스템 프로그램과 분류 프로그램으로 구성하였다. 시스템 프로그램은 시스템 제어와 데이터 취득 및 분석을 수행하도록 하였다. 분규 프로그램은 퍼지추론부와 멤버쉽함수 발생기로 구성되었다 멤버쉽함수 발생기는 정도관리의 통계학적 방법을 이용하여 삼각형 멤버쉽함수를 생성하였다. 측정된 데이터는 PC로 전송되고, 전송된 데이터는 C++로 작성된 데이터 관리 및 취득 프로그램에 의해 저장된다. 요분석시스템의 정확도와 퍼지분류기의 안정성은 표준시료를 이용하여 평가하였다. 실험결과는 검사항목과 만족한 일치를 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2019년도 춘계학술대회
• /
• pp.464-466
• /
• 2019

원자력 발전소에 사용되는 제어기는 높은 신뢰도를 요구한다. 한국형 디지털 원자력 발전소인 APR1400 (Advanced Power Reactor 1400)을 비롯하여, 과거 많은 원자력 발전소에 FPGA (Field Programmable Gate Array)와 CPLD (Complex Programmable Logic Device, 이하 FPGA로 통칭)가 포함된 제어기가 적용되고 있다. 적용 초기에는 FPGA를 일반적인 IC (Integrated Circuit)처럼 기기검증 및 성능시험으로만 검증을 하였다. 이후 90년대에 들어 FPGA검증에 대한 연구가 시작되면서, FPGA가 칩이 되기 전까지를 소프트웨어로 간주하여 IEEE 1012-2004를 적용하여 소프트웨어 확인 및 검증을 하였다. 현재에는 유럽표준인 IEC 62566을 적용하여 많은 검증을 하고 있다. 이 방법은 현재까지 가장 현명한 방법으로 평가 받고 있다. 이유는 기존의 검증 방법에서 문제가 되었던 SoC (System on Chip)의 특징을 검증하는 방법을 충분히 적용하였기 때문이다. 하지만, IEC 62566은 유럽 표준으로 아직 미국에서는 채택을 하지 않고 있으며, FPGA에 대해서는 IEEE 1012를 적용하는 것을 유지하고 있다. IEEE 1012-2004나 IEC 62566은 기술 표준으로 실무에서는 다양한 방법을 적용하여 기술 표준을 충족시켜서 적용하고 있다. 이 논문에서는 SoC의 검증 방법이 적용된 원자력 안전등급 FPGA에 대한 검증 방법의 절차 및 중요사항에 대해 설명하고자 한다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

• 의료법학
• /
• 제24권2호
• /
• pp.147-196
• /
• 2023

오늘날에는 기술의 발전으로 인간의 뇌에 직접 자극을 가하여 질병을 치료하거나 뇌파를 통해 직접 기계를 조정하는 것이 가능해졌다. 이러한 뇌신경과학기술은 비침습적으로 이루어질 수도 있으나 적어도 현재까지는 뇌에 직접 전극이나 마이크로칩을 이식하는 침습적 방법이 필요한 자극을 더 정확하게 가하거나 뇌파를 더 정밀하게 측정할 수 있다. 뇌심부자극술(DBS)의 경우 파킨슨병, 본태성진전증에 대해 안정적인 치료방법으로 인정받고 있으며, 그 외 알츠하이머나 우울증 등에도 활용할 수 있는지 연구가 진행중이다. 뇌-컴퓨터 인터페이스(BCI)의 경우 임상단계이지만 신경이 손상되어 신체를 움직이지 못하는 사람들의 신체기능을 대체하거나 재활치료를 지원하는 역할을 할 것으로 기대되고 있다. 문제는 이러한 침습적 뇌신경과학기술을 필요로 하는 사람들의 상당수는 질병 또는 신경 손상으로 인해 판단능력이 손상되어 있거나 의사표시를 제대로 할 수 없는 사람들인데 반해, 이 기술들을 이용한 시술은 고도의 침습적인 시술이어서 반드시 환자 본인의 동의를 필요로 한다는 것이다. 특히 뇌신경과학기술이 아직 임상시험단계에 머물러 있는 영역에서는 위험은 그만큼 커지고 이익은 불확실하기 때문에 이를 고려하여 수술을 받을지 여부를 판단할 수 있도록 더 충분한 설명이 이루어져야 한다. 환자에게 성년후견이 개시되어 있다면 성년후견인이 - 경우에 따라서는 법원의 허가를 받아 - 이 시술에 대한 동의를 대신할 수 있을 것이다. 성년후견이 개시되어 있지 않은 경우 환자의 판단능력이 손상되어 있거나 의사표시를 할 수 없는 경우가 문제이다. 우리 의료 실무에서는 환자가 동의할 수 없는 경우 환자의 보호자에게 동의를 받는 경향이 있지만, 환자의 보호자라는 개념은 우리법상 근거를 찾기 어려운 개념이어서 문제가 있다. 장기적으로는 환자의 배우자나 근친이 보충적으로 환자의 의료행위 동의대행권을 갖도록 법률상 규정하는 편이 타당할 것이다. 뇌신경과학시술을 받은 환자에게 부작용 등 손해가 발생한 경우도 검토를 요한다. 만일 환자에게 수술에 수반되는 위험에 대해 제대로 설명이 되지 않았다면 위자료 청구가 가능하다. 의료과실과 부작용 사이에 인과관계가 있다면 그 부작용에 대해서도 손해배상청구를 할 수 있다. 또한 BCI나 DBS 모두 뇌에 전극이나 마이크로칩등을 이식하고 이를 외부의 컴퓨터를 통해 제어하기 때문에 인체의식형 의료기기가 사용된다. 인체이식형 의료기기에는 제조물책임법이 적용되므로 그 결함으로 인해 부작용이 발생했다고 인정된다면 제조자에 대해서 손해배상을 청구할 수 있다. 최근 우리 의료기기법에는 인체이식형 의료기기 책임보험제도가 시행되어 피해자가 구제를 받을 가능성이 더 강하게 보장된다.

• 대한전자공학회논문지SP
• /
• 제40권5호
• /
• pp.312-321
• /
• 2003

본 논문은 장애물을 인식하고 회피하면서 목적지까지 자율적으로 이동할 수 있는 로봇을 구현한 논문이다. 우리는 본 논문에서 영상처리보드의 구현이라는 하드웨어적인 부분과 자율 이동로봇을 위한 영상궤환 제어라는 소프트웨어의 두 가지 결과를 나타내었다. 첫 번째 부분에서, 영상처리를 수행하는 제어보드로부터 명령을 받는 로봇을 나타내었다. 우리는 오랫동안 CCD카메라를 탑재한 자율 이동로봇에 대하여 연구해왔다. 로봇의 구성은 DSP칩을 탑재한 영상보드와 스텝모터 그리고 CCD카메라로 구성된다. 시스템 구성은 이동로봇의 영상처리 보드에서 영상을 획득하고 영상처리 알고리즘을 수행하고 로봇의 이동경로를 계산한다. 이동로봇에 탑재된 CCD카메라에서 획득한 영상 정보는 매 샘플링 시간마다 캡쳐한다. 화면에서 장애물의 유무를 판별한 후 좌 혹은 우로 회전하여 장애물을 회피하고 이동한 거리를 Feedback하는 시스템을 구현하여 초기에 지정한 목표지점가지 로봇이 갈 수 있도록 간략한 경로를 계획하여 절대좌표를 추적해 나가는 알고리즘을 구현한다. 이러한 영상을 획득하고 알고리즘을 처리하는 영상처리 보드의 구성은 DSP (TMS320VC33), ADV611, SAA7111, ADV7176A, CPLD(EPM7256ATC144), SRAM 메모리로 구성되어 있다. 두 번째 부분에서는 장애물을 인식하고 회피하기 위하여 두 가지의 영상궤환 제어 알고리즘을 나타낸다. 첫 번째 알고리즘은 필터링, 경계검출 NOR변환, 경계치 설정 등의 영상 전처리 과정을 거친 영상을 분할하는 기법이다. 여기에서는 Labeling과 Segmentation을 통한 pixel의 밀도 계산이 도입된다. 두 번째 알고리즘은 위와 같이 전처리된 영상에 웨이브렛 변환을 이용하여 수직방향(y축 성분)으로 히스토그램 분포를 20 Pixel 간격으로 스캔한다. 파형 변화에 의하여 장애물이 있는 부분의 히스토그램 분포는 거의 변동이 없이 나타난다. 이러한 특성을 분석하여 장애물이 있는 곳을 찾아내고 이것을 회피하기 위한 알고리즘을 세웠다. 본 논문은 로봇에 장착된 한 개의 CCD 카메라를 이용하여 장애물을 회피하면서 초기에 설정해둔 목적지가지 도달하기 위한 알고리즘을 제안하였으며, 영상처리 보드를 설계 및 제작하였다. 영상처리 보드는 일반적인 보드보다 빠른 속도(30frame/sec)와 해상도를 지원하며 압축 알고리즘을 탑재하고 있어서 영상을 전송하는 데에 있어서도 탁월한 성능을 보인다.

• 한국환경생태학회지
• /
• 제25권6호
• /
• pp.893-902
• /
• 2011

본 연구의 목적은 마을 주변의 전통 소나무숲을 선정하여 숲의 구조와 생장실태를 조사하고, 양호한 생장과 보전을 위한 관리방안을 수립하는 것이었다. 연구대상 소나무숲은 강원도 영서지역에 분포하는 12개소를 선정하였다. 숲의 조성시기는 개소별로 최소 50~최대 200년 전이었고, 소나무의 평균 흉고직경과 밀도는 각각 27~52cm, 0.5~9.3주/$100m^2$이었다. 생장기반인 토양환경은 소나무 생장에 대개 양호한 편이었으나, 토성이 사토로서 보비력이 낮은 2개소의 경우 토양양분이 현저하게 낮았다. 일부 숲은 복토, 답압 등으로 인해 근계생장 장해에 따른 수세저하가 나타났다. 수간의 수피탈저 및 공동피해가 6개소에서 발생하였고, 그 원인은 인위적 외상, 전정 부주의, 동해 등이었다. 병해는 그을음잎마름병, 갈색무늬병 등이 6개소에서 발생하였고 피해정도는 경미하였다. 충해의 경우는 솔잎혹파리에 의한 피해로서 피해정도는 6개소에서 경미하였으나, 2개소에서는 상대적으로 더 현저하였다. 이와 같이, 연구대상 소나무숲의 생장저해를 야기하는 주 요인은 양분부족, 복토 및 답압, 수간훼손, 병충해 등이었다. 이들 원인별 문제점을 개선하여 해당 소나무숲을 보전할 관리방안을 모색하였다. 관리방안은 유기물과 석회 시용, 복토 제거, 토양굴기와 자갈포설, 목도설치 또는 우드칩 포장, 목책 및 보호틀 제공, 수간 외과수술, 수세강화, 수간주사 등 생장환경을 개선하거나 수간훼손과 병충해를 제어할 대책을 포함하였다.

• 한국농업기계학회:학술대회논문집
• /
• 한국농업기계학회 2017년도 춘계공동학술대회
• /
• pp.171-171
• /
• 2017

전산유체역학(CFD: Computational Fluid Dynamics)를 이용한 스마트팜 환경 내부의 정밀 제어 연구가 진행 중이다. 시계열 데이터의 난해한 동적 해석을 극복하기위해, 비선형 모델링 기법의 일종인 인공신경망을 이용하는 방안을 고려하였다. 선행 연구를 통하여 환경 데이터의 비선형 모델링을 위한 Tensorflow활용 방법이 하드웨어 가속 기능을 바탕으로 월등한 성능을 보임을 확인하였다. 그럼에도 오프라인 일괄(Offline batch)처리 방식의 한계가 있는 인공신경망 모델링 기법과 현장 보급이 불가능한 고성능 하드웨어 연산 장치에 대한 대안 마련이 필요하다고 판단되었다. CFD 해석을 위한 Solver로 SU2(http://su2.stanford.edu)를 이용하였다. 운영 체제 및 컴파일러는 1) Mac OS X Sierra 10.12.2 Apple LLVM version 8.0.0 (clang-800.0.38), 2) Windows 10 x64: Intel C++ Compiler version 16.0, update 2, 3) Linux (Ubuntu 16.04 x64): g++ 5.4.0, 4) Clustered Linux (Ubuntu 16.04 x32): MPICC 3.3.a2를 선정하였다. 4번째 개발환경인 병렬 시스템의 경우 하드웨어 가속는 OpenCL(https://www.khronos.org/opencl/) 엔진을 이용하고 저전력 ARM 프로세서의 일종인 옥타코어 Samsung Exynos5422 칩을 장착한 ODROID-XU4(Hardkernel, AnYang, Korea) SBC(Single Board Computer)를 32식 병렬 구성하였다. 분산 컴퓨팅을 위한 환경은 Gbit 로컬 네트워크 기반 NFS(Network File System)과 MPICH(http://www.mpich.org/)로 구성하였다. 공간 분해능을 계측 주기보다 작게 분할할 경우 발생하는 미지의 바운더리 정보를 정의하기 위하여 3차원 Kriging Spatial Interpolation Method를 실험적으로 적용하였다. 한편 병렬 시스템 구성이 불가능한 1,2,3번 환경의 경우 내부적으로 이미 존재하는 멀티코어를 활용하고자 OpenMP(http://www.openmp.org/) 라이브러리를 활용하였다. 64비트 병렬 8코어로 동작하는 1,2,3번 운영환경의 경우 32비트 병렬 128코어로 동작하는 환경에 비하여 근소하게 2배 내외로 연산 속도가 빨랐다. 실시간 CFD 수행을 위한 분산 컴퓨팅 기술이 프로세서의 속도 및 운영체제의 정보 분배 능력에 따라 결정된다고 판단할 수 있었다. 이를 검증하기 위하여 4번 개발환경에서 운영체제를 64비트로 개선하여 5번째 환경을 구성하여 검증하였다. 상반되는 결과로 64비트 72코어로 동작하는 분산 컴퓨팅 환경에서 단일 프로세서 기반 멀티 코어(1,2,3번) 환경보다 보다 2.5배 내외 연산속도 향상이 있었다. ARM 프로세서용 64비트 운영체제의 완성도가 낮은 시점에서 추후 성공적인 실시간 CFD 모델링을 위한 지속적인 검토가 필요하다.

• 한국정보통신학회논문지
• /
• 제14권10호
• /
• pp.2337-2342
• /
• 2010

RFID(Radio Frequency IDentification)의 응용 분야는 매우 광범위하다. 병원에서 응용의 예는 RFID 시스템을 이용한 환자 정보 시스템이다. 병원에서 환자의 정보는 일반적으로 환자 진료카드를 통하여 인지한다. 만약 환자정보를 알려면 많은 진료카드 중에서나 혹은 컴퓨터에서 찾는다. 이러한 방법은 매우 불편하다. 그리고 동명이인 경우 치명적인 의료사고가 발생하기도 한다. 이러한 문제를 해결키 위해 원격지에서 RFID 택의 ID를 모니터링을 할 수 있는 시스템을 사용한다면, 병원에서 환자의 정보를 파악 할 수 있다. 본 논문에서 RFID 시스템과 무선데이터 통신을 접목한 시스템에 대해 연구하였다. RFID 시스템은 125KHz를 반송파로 사용하고 있는 EM4095칩을 사용되었다. 무선데이터 통신을 위하여 블루투스 모듈을 사용하였다. RFID와 무선모듈의 제어를 위하여 ATMEGA128 마이컴을 사용하였다. 확장포트를 사용하여 간호사를 위해서 LCD 상에 환자 이력을 보이도록 하였다. 또한 의사를 위한 PC 모니터 상에 환자 정보가 보이도록 하였다. 이동성을 고려하여 적은 전력을 소모하도록 회로를 설계하였으며, 외부의 많은 잡음에도 택 ID를 전송할 수 있도록 구성회로 개발하였다. 결론으로 전체 시스템에 대한 그림을 보였으며, 각 데이터 전송부에 대한 성능을 분석하였다.

• 대한전자공학회논문지TC
• /
• 제48권1호
• /
• pp.77-83
• /
• 2011

본 논문에서는 차세대 무선통신 중계기 및 기지국용 50W급 Doherty 전력증폭기를 설계 및 제작하였다. Doherty 전력증폭기의 보조증폭기를 구현하기 위하여 Gate 바이어스 조절회로를 사용하였다. Gate 바이어스 조절회로는 보조증폭기를 구현할 수 있으나 Doherty 전력증폭기의 출력특성을 개선하기에는 제한된 특성을 가졌다. 이를 해결하고자 Drain 바이어스 조절회로를 첨가였다. 그리고 Doherty 전력증폭기의 효율을 개선하고자 일반적인 2-way 구조가 아닌 3-way 구조를 적용하여 3-way GDCD(Gate and Drain Control Doherty) 전력증폭기를 구현하였다. 비유전율(${\varepsilon}r$) 4.6, 유전체 높이(H) 30 Mill, 동판두께(T) 2.68 Mill(2 oz)인 FR4 유전체를 사용하여 마이크로스트립 선로와 칩 캐패시터로 정합회로를 구성하였다. 실험결과 3GPP 동작 주파수 대역인 2.11GHz ~ 2.17GHz에서 이득이 57.03 dB이고, PEP 출력이 50.30 dBm, W-CDMA 평균전력 47.01 dBm, 5MHz offset 주파수대역에서 -40.45 dBc의 ACLR로써 증폭기의 사양을 만족하였다. 특히 3-way GDCD 전력증폭기인 일반전력증폭기에 비해 동일 ACLR에 대하여 우수한 효율 개선성능을 보였다.