• Title/Summary/Keyword: 칩형태

Search Result 311, Processing Time 0.031 seconds

Identification of Chip Form Using Pyrometer (방사온도계에 의한 칩 형태 인식)

  • Kweon, H.J.;Paik, I.H.;Sim, J.H.
    • Journal of the Korean Society for Precision Engineering
    • /
    • v.13 no.7
    • /
    • pp.59-65
    • /
    • 1996
  • A major problem in automation of turning operations is the difficulty in obtaining a sufficient and reliable chip control. Therefore it becomes desirable to find a method which can detect the chip form. Newly born chips in usual metal cutting radiate infrared rays. When such chips run out of cutting point quickly, the radiated energy from the zone around the tool is low compared with that of the case when long tangled chips are staying around the tool. The difference in chip pattern can be detected from the output of pyrometer. But, strictly speaking, only the output of pyrometer does not identify the chip form because that is the removal of chip. Therefore, in this paper, a method of the identification of chip form using output of pyrometer and fuzzy inference is developed.

  • PDF

Control of Identifier of Chip Form by Adjusting Feedrate Used Neural Network Algorithm (선삭에서 신경망 알고리즘에 의한 칩 형태의 인식과 제어)

  • Jun, J.U.;Ha, M.K.;Koo, Y.
    • Journal of Power System Engineering
    • /
    • v.4 no.4
    • /
    • pp.108-115
    • /
    • 2000
  • The continuous chip in turning operation deteriorates the precision of workpiece and can cause a hazardous condition to operator. Thus the chip form control becomes a very important task for reliable turning process. Using the difference of energy radiated from the chip, the chip form is identified using the neural network of supervised data. The feed mechanism is adjusted in order to break continuous chip according to the result of the chip form recognition and shows a good approach for precision turning operation.

  • PDF

Web-based microarray analysis using the virtual chip viewer and bioconductor. (MicroArray의 직관적 시각적 분석을 위한 웹 기반 분석 도구)

  • Lee, Seung-Won;Park, Jun-Hyung;Kim, Hyun-Jin;Kang, Byeong-Chul;Park, Hee-Kyung;Kim, In-Ju;Kim, Cheol-Min
    • Proceedings of the Korea Inteligent Information System Society Conference
    • /
    • 2005.05a
    • /
    • pp.198-201
    • /
    • 2005
  • DNA microarray 칩은 신약 개발, 유전적 질환 진단, Bio-molecular 상호작용 연구, 유전자의 기능연구 등 폭넓게 사용되고 있다. 이 논문은 cDNA mimcroarray 데이터를 분석하기 위한 웹형태의 시스템 개발에 대한 내용을 다룬다. 하나의 cDNA microarray에는 수 백에서 수 만개의 유전자가 심어져 있으며, 데이터를 분석할 때 대량의 데이터와 다양한 형태의 오류로 인해서 데이터간의 차이를 보정하는 분석 도구와 통계적 기법들이 사용되어야 한다. 본 논문에서는 가상 칩 뷰어를 이용하여 실제 microarray 데이터의 foreground intensity에서 백그라운드의 intensity를 제거하여 일반화된 칩 이미지를 생성한다. 이 가상 칩 뷰어는 여러 가지 필터효과와 서로 다른 두 형광의 차이를 조정하는 global normalization 기법을 사용하여 발현 유전자 분석을 시각적으로 할 수 있고, 중복된 마이크로어레이 칩 데이터를 통하여 시간이 많이 걸리는 분석전 칩의 유효성을 검토할 수 있다. 칩 데이터의 normalization을 위한 통계 방법으로 R 통계 도구와 linear 모델을 사용하여 microarray 칩의 유전자 발현 양상을 분석한다. 통계적 방법을 사용하지 않은 데이터를 추출, 이 데이터의 패턴 그래프 그리고 발현 레벨을 분류하여 마이크로어레이의 각 스팟의 유효성 검토의 정확성을 높였다. 이 시스템은 칩의 유효성 검토, 스팟의 유효성 검토, 유전자 선정에 대해 분석의 용이성과 정확성을 높일 수 있었다.

  • PDF

DNA칩을 이용한 위암의 진단 및 예후 측정

  • Eom Won-Seok
    • Proceedings of the Korean Society for Bioinformatics Conference
    • /
    • 2006.02a
    • /
    • pp.11-18
    • /
    • 2006
  • 바이오칩의 대표 주자인 DNA 칩은 점차 분자생물학의 주요 도구로 인식되고 있다. 쓰임새 또한 다양해져 기초 생물학, 기능 유전체학 연구뿐만 아니라 임상 현장에서의 적용을 위한 연구가 활발히 진행되고 있다. 임상분야에서 최근 주목 받고 있는 분야가 DNA 칩을. 이용한 질병진단 및 예후 측정이다. 개별 환자 세포의 분자유전학적 상태는 DNA 칩의 유전체 프로파일링(genome-wide profiling)으로 상세히 파악될 수 있으므로, DNA 칩은 질병의 세부아형 진단, 약물에 대한 개인 민감도 측정, 정확한 예후 측정을 통한 환자의 세심한 관리 등 미래 의료의 핵심이라 할 수 있는 개인별 맞춤 치료(personalized medicare)를 가능하게 하는데 지대한 역할을 할 것으로 기대되고 있다. 특히 수많은 질병 중에서 현대인의 난치병으로 손꼽히는 암은 DNA 칩 분석의 주요 적용 대상이다. 암에 연관된 복잡한 메커니즘을 기존의 단일 표지자로 진단하는 데는 한계가 있기 때문에, DNA 칩을 이용해 질병의 특정 phenotype과 관련 있는 암의 특이 패턴을 전사체 수준에서 분석하여 새로운 형태의 분자유전학적 표지자(transcriptional molecular signature)를 발굴하는 것이다 본 발표에서는 이러한 연구에 쓰이는 DNA 칩 분석 방법들과 실제 위암 데이터에 적용한 사례에 대해 논의하고자 한다. 연세의대 암전이 연구센터의 17K cDNA 칩을 이용하였으며, 진단 및 예후 측정을 위한 여러 분석 방법을 수행하였다.

  • PDF

Liner Performance Analysis on the DS/CDMA Communication System using the Approximated Analytical Chip Waveforms (근사화된 해석적 칩파형을 사용한 DS/CDMA 통신 시스템의 선형 성능 분석)

  • 홍현문;김용로
    • Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
    • /
    • v.18 no.4
    • /
    • pp.160-164
    • /
    • 2004
  • In DS/CDMA(direct sequence code division multiple access) system using the approximated analytic chip waveforms are applied. Proposed chip waveforms are classified into 2 types: uniform chip waveforms with uniform envelope and non-uniform chip waveforms with non-uniform envelope. It has confirmed that the similarity of the approximated analytical chip waveforms is compared using chip waveforms, envelope, phase, correlation, and bandwidth properties.

Preliminary Study on On-Chip Interconnect Architecture for Multi-Core Processors (멀티코어 프로세서를 위한 확장성 있는 온 칩 연결 망 구조 연구)

  • Choi, Jae-Young;Choi, Lynn
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2008.06b
    • /
    • pp.405-410
    • /
    • 2008
  • 성능 / 에너지를 강조하는 현재의 멀티코어 추세에서 임베디드 시스템에 사용되는 대부분의 프로세서들은 단일 프로세서와 메모리를 버스 형태로 연결하여 구현하였다. 하지만 칩 내부의 프로세서 코어 수가 증가 하게 되면, 기존 버스 형태의 구조는 제한된 대역폭으로 인하여 확장성이 제약된다. 본 논문에서는 멀티코어 프로세서에서 사용 가능한 기존 연결 망 구조들을 분석하고, 기존 계층적 링 구조에서의 지연 시간 문제를 극복하여 성능을 개선할 수 있는 새로운 이중 광역 계층 링 구조를 제안한다.

  • PDF

Optimum Structure Design of SMD Solenoid Type RF Chip Inductor (SMD 솔레노이드 형태의 RF 칩 인덕터의 최적 구조 도출)

  • Kim, Jae-Wook
    • Proceedings of the KAIS Fall Conference
    • /
    • 2010.05a
    • /
    • pp.124-127
    • /
    • 2010
  • 본 논문에서는 소형 SMD 솔레노이드 형태의 RF 칩 인덕터의 최적 구조를 도출하였다. $1.0\times0.5\times0.5mm^3$ 크기의 96% $Al_2O_3$ 코아는 $40{\mu}m$ 직경의 구리 코일을 4회 권선하여 8.57nH의 인덕턴스, 37.6의 품질계수와 6.05GHz의 SRF를 가진다. $40{\mu}m$ 직경의 구리 코일을 0.35mm 솔레노이드 길이로 중앙에 6회 권선하였을 경우가 250MHz11.2nH의 인덕턴스, 29.8의 품질계수와 5.6GHz의 SRF로 가장 우수하였다.

  • PDF

Probe Classification of an On-Off Type DNA Chip Using Template Matching Method (템플릿 정합법을 이용한 온-오프 형태 DNA 칩의 탐색자 구분)

  • Ryu, Mun-Ho
    • The KIPS Transactions:PartB
    • /
    • v.13B no.6 s.109
    • /
    • pp.579-584
    • /
    • 2006
  • This paper proposes a nonlinear template matching measure, called counting measure, as a signal detection measure that is defined as the number of on pixels in the spot area. It is applied to classify probes for an on-off type DNA chip, where each probe spot is classified as hybridized or not. The counting measure also incorporates the maximum response search method, where the expected signal is obtained by taking the maximum among the measured responses of the various positions and sizes of the spot template. The counting measure was compared to existing signal detection measures such as the normalized correlation and the median for 2390 patient samples tested on the human papiliomavirus (HPV) DNA chip. The counting measure performed the best regardless of whether or not the maximum response search method was used. The experimental results showed that the counting measure combined with the positional search was the most preferable.

Smart Card Technology and Market Trend (국내외 스마트 카드 기술 및 시장 동향)

  • Park, C.K;Lee, Y.C.
    • Electronics and Telecommunications Trends
    • /
    • v.16 no.5 s.71
    • /
    • pp.77-84
    • /
    • 2001
  • 스마트 카드는 정보를 저장하고 처리할 수 있는 마이크로 칩을 내장한 일반적인 플라스틱 카드의 형태를 지니고 있다. 스마트 카드와 메모리 카드를 포함한 광의의 개념으로서 보통 ‘칩 카드’ 또는 ‘IC 카드’를 사용한다. 현재 칩 카드는 유럽을 중심으로 매우 활발하게 이용되고 있으며, 각국에서는 전자상거래 및 모든 상거래 시에 지불의 편리성과 보안 및 인증의 용이성으로 인하여 그 이용범위가 급속히 확대되고 있는 추세이다. 본 고에서는 이러한 스마트 카드의 국내외 기술 및 시장 동향을 살펴보았다.

A High Performance NoC Architecture Using Data Compression (데이터 압축을 이용한 고성능 NoC 구조)

  • Kim, Hong-Sik;Kim, Hyunjin;Hong, Won-Gi;Kang, Sungho
    • IEMEK Journal of Embedded Systems and Applications
    • /
    • v.5 no.1
    • /
    • pp.1-6
    • /
    • 2010
  • 본 논문에서는 네트워크 온 칩(NoC: network on chip) 구조에서의 내부 데이터 통신의 성능을 최적화 할 수 있는 새로운 온 칩 네트워크 인터페이스 구조를 제안하였다. 제안하는 NoC 구조는 기본적으로 하드웨어 면적을 줄이기 위하여 XY 라우팅 알고리듬을 기반으로 구현되었으며, 전달되는 패킷의 크기 또는 플릿의 개수를 최소화하기 위하여 Golomb-Rice 인코딩/디코딩 알고리듬에 기반을 둔 하드웨어 압축기/해제기를 이용하여 통신되는 데이터의 양을 크게 줄임으로써 네트워크 지연시간을 최소화 할 수 있는 새로운 구조를 제안하였다. 즉 전송될 데이터는 전송자(sender)의 네트워크 인터페이스에서 내장된 하드웨어 인코더를 통해 압축된 형태로 패킷의 개수를 최소화하여 온 칩 네트워크상의 데이터를 업로드하게 된다. 이러한 압축된 데이터가 리시버(receiver)에 도착하면, 하드웨어 디코더를 통해서 원래의 데이터로 복원된다. 사이클 수준의 시뮬레이터를 통하여 제안된 라우터 구조가 온 칩 시스템의 네트워크 지연시간을 크게 줄일 수 있음을 증명하였다.