• ETRI Journal
• /
• v.11 no.4
• /
• pp.105-118
• /
• 1989

HARP(High performance Architecture for RISC type Processor)는 고유의 명령어 세트, 데이터 타입, 메모리 입출력, 예외 처리 기능을갖는 32비트 VLSI 프로세서 구조이다. 마이크로 아키텍츄어는 설계된 구조를 기대할 수 있는최고 성능을 갖도록 구조(architecture)와 구현(implementation) 사이의 최적 모델링을 통해 정의되는 구조체로서 구조의 개념 설계를 구현의 실물 설계로 변환 시켜주는 조율(tuning)모델이다. HARP의 고유한 명령어 세트를 비롯한 구조적 기능들을 최적 구현 하기위해 32비트 크기의 명령어 입력 유니트(Instruction Fetch Unit), 데이터 입출력 유니트(Data I/O Unit), 명령어/데이터 처리유니트(Instruction/Data Processing Unit), 예외 상황 처리 유니트(Exception Processing Unit)등 4개 유니트가 설계되었으며 이들 4개 유니트의 동작을 최대 속도로 유지시키기 위해 각급 주요 설계 변수들이 시뮬레이션을 통해 최적화 되었다. 유효 채널길이 $0.7\mum$급 3층 메탈 배선의 HCMOS(High performance CMOS)공정 기술을 구현 기준 기술로 사용하여 50MHz외 동작 주파수에서 최대50 MIPS(Million Instructions Per Second)의 성능을 갖도록 3단계 파이프라인이 설계되었다. 단일 위상의 50MHz클럭 입력과 동기화된 명령어/데이터 입출력을 위해 액세스 타임 20nsec이내의 고속 메모리 입출력 구조가 시뮬레이션되었으며 설계된 마이크로 아키텍츄어를 이용하여 HARP구조의 기대된 최대 성능을 검증하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.11 s.353
• /
• pp.90-97
• /
• 2006

In this paper, we present a cost-effective architecture of high-speed soft-decision Viterbi decoder for Multi-band OFDM(MB-OFDM) systems. In the design of modem for MB-OFDM systems, a parallel processing architecture is general]y used for the reliable hardware implementation, because the systems should support a very high-speed data rate of at most 480Mbps. A Viterbi decoder also should be designed by using a parallel processing structure and support a very high-speed data rate. Therefore, we present a optimized hardware architecture for 4-way parallel processing Viterbi decoder in this paper. In order to optimize the hardware of Viterbi decoder, we compare and analyze various ACS architectures and find the optimal one among them with respect to hardware complexity and operating frequency The Viterbi decoder with a optimal hardware architecture is designed and verified by using Verilog HDL, and synthesized into gate-level circuits with TSMC 0.13um library. In the synthesis results, we find that the Viterbi decoder contains about 280K gates and works properly at the speed required in MB-OFDM systems.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.9 no.3
• /
• pp.22-28
• /
• 1972

A new full-adder is proposed and it's operation-characteristic is described. The circuit proposed here was improved in operational stability and cicuit-configuration. The circuit is composed of a tunnel diode, Schottky-barrier diodes. The circuit design and it's opration is explained by considering the change of the load line when the input current is applied. The explanations are proved by experimental details.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.19 no.7
• /
• pp.1407-1413
• /
• 1994

To obtain accurate target information in a radar system, clutter or interference signals must first be effectively removed for target detection. In this paper, the signal is projected onto a constrained orthogonal subspace, so that a minimum variance optimal detector is transformed into an unconstrained detector. The proposed algorithm is equivalent to the conventional optimal detector algorithm, and th algorithm structure shows that the Gram-Schmidt orthogonalization can be achieved to obtain the fast convergence. The performance of the proposed method was observed by simulation experiments.

• Proceedings of the KIEE Conference
• /
• 2000.11b
• /
• pp.235-237
• /
• 2000

본 연구에서는 SRM의 설계 단계에서 일반적으로 얻을 수 있는 자속 쇄교-전류 곡선으로부터 SRM의 토크-속도 특성 곡선을 예측하는 방법을 제시한다. B-스플라인 함수를 이용하여 SRM에 가해질 수 있는 상전류 파형을 모두 모델링하고 각각의 회전자의 속도에서 최대의 토크를 낼 수 있는 전류 파형을 구한다. 제안된 방법은 상전류 제어뿐만 아니라 스위칭 각도 제어까지 고려한 모든 상전류 파형을 표현할 수 있기 때문에 SRM이 최적으로 동작하는 상황에서의 토크-속도 특성임을 보장할 수 있다. 제안된 방법은 SRM의 설계 단계에서 별도의 제어기 설계 없이 간단히 성능을 평가할 수 있는 방법이다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.795-798
• /
• 1998

IEEE1149.1 바운다리스캔은 칩과 칩간의 연결선상에서 발생가능한 지연고장을 점검 할 수 없게 설계되어있다. 칩에서 패턴을 주입하는 UpdateDR과 연결선을 통해서 전달된 결과 값을 관측하는 captureDR간의 간격이 ITCK가 되도록 UPdaeDR을 변경하는 기술보다 동작속도 및 추가영역면에서 최적임을 보여준다.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.284-285
• /
• 2017

본 논문에서는 슬라이딩모드 제어이론을 이용한 디젤엔진발전기의 가변속 제어기법을 제시한다. 부하의 변동에 대해 최적효율 운전점으로 동작시키기 위해 가변속이 필요하며 이를 위해 슬라이딩모드 속도제어기를 설계한다. 시뮬레이션을 통해 제어기의 성능을 검증한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.13-15
• /
• 2003

본 논문은 FastImage1300가 제공하는 병렬처리 구조를 사용하여 최적의 MPEG-4 부호화기를 구현하기 위한 프로세서 및 데이터 관리 방법을 제시한다. MPEG-4 부호화기가 가진 병렬성과 순차성을 FastImage1300 특성에 맞추어서 이 시스템이 제공할 수 있는 최대 속도로 동작하는 MPEG-4 부호화기를 구현한다. 이 부호화기를 사용하여 CIF 영상을 MPEG-4 CP@L3로 최대 25fps까지 부호화 할 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.709-711
• /
• 2002

본 논문은 AE32000 프로세서를 특정 응용 목적의 시스템에 최적화시키기 위하여 개발한 방법을 소개한다. 내장형 프로세서 시스템에서는 프로세서가 수행할 작업의 내용이 미리 알려진 경우가 많다. 이와 같이 작업내용이 정해진 경우 최적의 명령어 집합을 정하고 사용하는 것이 시스템의 동작 속도와 제작비용 및 전력 소모에 매우 큰 영향을 줄 수 있다. 각기 다른 목적의 내장형 시스템에 사용할 수 있으며 각 응용 목적에 최적화된 프로세서를 얻기 위해서는 가변 목표형 설계 기법이 요구된다.

• Journal of Digital Convergence
• /
• v.12 no.9
• /
• pp.465-474
• /
• 2014

This research aimed to enhance the effects of training through the use of infrared cameras located at anterior and posterior positions. The results were as follows. In the case of the smash, the impact time needed to be adjusted to raise their impact point. The smash of S1, on the other hand, was a step smash, which showed the fastest racquet head speed and the greatest transmission of power upon impact. As the max racquet speed upon impact and during speed was similar, S1 showed the best impact time. All athletes except S6 were shown to use their right foot as their 1 step that was located in front upon landing, using a hop step as their first step. For the best swing upon stroke, it is important to make the best conditions possible for the use of elbow joints and wrist joints. The rotating radius of the racquet should be big and the shuttlecock should be fast. Balance is important in footwork, or the coordinated movement of the feet. Without a correct step it is difficult to execute an efficient stroke. In an actual game, steps need to be executed in 2 to 4 steps, and programs focusing on steps according to situation, agility and reaction need to be executed.