• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.127.1-127.1
• /
• 2016

Si은 값싸고 넓은 시설기반을 갖추고 있어, 발전산업에서 태양광소자의 주원료로 널리 사용된다. 하지만 Si은 간접 띠틈을 Si의 특성을 개선하기 위해 최근 Si에 특정한 결함을 넣어 직접 띠틈으로 바꿔 광효율을 높이려는 시도가 있다. 2015년 초 Si단결정[111]으로 Seiwatz-chain 형태의 결함이 있다면 결함이 있는 Si(111)에 직접 띠틈이 생길 것 이라고 이론적으로 예상했다. 이러한 구조의 제작방법으로 Ca/Si(111)과 Si(111)을 접합 후 가열하여 Ca을 빼내는 방법을 제시했다[1]. 본 연구에서는 이 제작방법 외에 Ca/Si(111)-$2{\times}1$ 표면에서[2] 에피성장으로 결함이 유지된 Si단결정 형성가능성을 제일원리 계산을 통해 연구했다. 제일원리 계산방법으로는 VASP(Vienna Ab-initio Simulation Package)를 이용하였다. Si원자 한개, 두 개, 세 개가 흡착될 경우 원자당 흡착에너지는 각각 3.73 eV, 3.73 eV, 3.91 eV 였다. 따라서 Si원자는 무리형태로 흡착될 것으로 예상되어 결함을 유지하며 단결정으로 성장하기는 어려울 것으로 보인다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.196-196
• /
• 2011

팔라듐-구리 합금 분리막은 세륨산화물로 전처리된 다공성 니켈 지지체 위에 마그네트론 스퍼터 공정과 구리리플로우 공정에 의해 제조되었다. 스퍼터 공정은 얇고 치밀한 팔라듐 합금 분리막 증착을 위해 아주 효과적이다. 본 연구에서는 고온 스퍼터 공정에 의해 증착된 팔라듐 상부에 유동성과 열적확산이 우수한 구리를 코팅한 후, 반도체 분야에서 기가 패턴 매립시 사용하는 구리리플로우 공정을 도입하였다. 구리리플로우 공정은 치밀하고 미세기공이 존재하지 않는 표면을 구현하고 무한대의 수소 투과도를 가능하게 한다. 이로써 마그네트론 스퍼터에 의해 $200^{\circ}C$에서 팔라듐과 구리를 순차적으로 코팅한 후, $700^{\circ}C$에서 2시간 구리리플로우 공정을 실시하여 $7.5{\mu}m$ 두께의 팔라듐-구리 합금 분리막이 제조되었다. 세륨산화물(CeO2)은 고온에서 장시간 운전하는 동안 다공성 니켈 지지체의 금속성분이 팔라듐 합금층으로 확산하는 금속의 확산 문제를 개선하고자 지지체와 코팅층 사이에 확산방지막으로 도입되었으며, 균일한 스퍼터 증착을 위해 평탄한 표면의 지지체를 구현하였다. 투과도 테스트는 100-400kPa 의 압력차, 673-773K 의 온도 조건에서 순수한 수소가스로 실시하였다. 표면 미세기공이 없는 치밀한 팔라듐-구리 합금 분리막은 혼합가스에서 질소의 투과 없이 수소만을 투과하는 무한대의 우수한 분리도를 나타내었으며, 상용온도 $500^{\circ}C$에서 12.6ml/$cm^2{\cdot}min{\cdot}atm$의 수소 투과 능력을 보였다. 본 연구에 의해 제조된 팔라듐-구리 합금 분리막은 표면 미세기공이 없는 치밀한 분리막 제조를 가능하게 하였으며 열팽창계수가 팔라듐과 매우 비슷한 세륨산화물($CeO_2$)로 인해 지지체층과 코팅층과의 접합력이 향상되고 수소취성에 강하고 높은 열적 안정성을 갖는다.

• Journal of the Korean Vacuum Society
• /
• v.14 no.2
• /
• pp.84-90
• /
• 2005

The influence of plasma parameters on the growth of $In_{0.2}Ga_{0.8}N/GaN$ heterostructures has been investigated using plasma-assisted molecular beam epitaxy. Since plasma ejects plenty of energetic particles with different energy levels and flux density at various rf power levels, plasma modulated both growth rate and optical properties significantly. For instance, surface roughness and the emission spectrum of photoluminescence were degraded at low and high rf power. According to sharp interfaces between epitaxial films and strong peaks observed from photoluminescence spectra, our experimental setup presented optimal operation range of rf powers at around 400W. The phenomena could be explained by the presence of energetic particles modulating the rate of plasma stimulated desorption and surface diffusion, and energetic particles exceeding critical value resulted in the incorporation of defects at subsurface. The optimal rf power regime increased by 100W for $In_{0.2}Ga_{0.8}N/GaN$ growth in comparison with GaN. The effects of rf power were discussed in conjunction with kinetic processes being stimulated by energetic particles.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.406-406
• /
• 2011

결정질 태양전지에서 도핑(Doping)은 반도체(Semiconductor)의 PN 접합(Junction)을 형성하는 중요한 역할을 한다. 도핑은 반도체에 불순물(Dopant)을 주입하는 공정으로 고온에서 진행되며 온도는 중요한 변수(Parameter)로 작용한다. 본 연구에서는 여러 가지 에미터(emitter)층 형성방법 중에 가장 저가이면서 공정과정이 간단하며 대면적 도핑이 용의한 Spray 방법을 통해 효과적인 에미터 층 형성의 최적화를 위해 DI water에 각각 1%, 3%, 5% 7%로 희석된 H3PO4용액 으로 850$^{\circ}C$에서 열처리 시간을 가변해 가며 최적화된 면저항과 표면농도 특성을 분석하였다. 도핑소스가 웨이퍼(wafer) 각각의 표면에 흡착시킨 후 오븐에 넣어 150$^{\circ}C$에서 5분간 건조시킨 후 퍼니스(furance)에 넣어 시간을 가변해 가며 도핑시켰다. Spray 방식은 기존의 방식보다 저렴하고 In-line 공정에 적합하며 대용량으로 전환이 쉽다는 많은 장점을 가지고 있다. 도핑시 먼저 spray를 이용하여 웨이퍼 표면에 균일하게 용액을 흡착시킨 후 오븐에서 150$^{\circ}C$에서 5분간 건조 후 furnace에 넣어 850$^{\circ}C$에서 시간을 가변 해가며 실험하였다. H3PO4용액의 비율이 1%일 때는 2분 이상 열처리를 하였을 때 60${\Omega}/{\Box}$ 이하로 내려가지 않았다. 이는 최초 표면농도가 낮아 더 이상 확산되지 않음을 의미한다. 또한 H3PO4의 비율이 3% 이상일 때는 열처리 시간이 1분 이하일 때 면저항의 변화가 거의 없었으나 2분 이상일 때는 시간에 따라서 점차 낮아졌으며 균일도 역시 좋아졌다. 이는 H3PO4의 비율이 3% 이상일 때는 표면농도가 높아서 1분 이하의 열처리 시간에서는 확산해 들어가는 양이 거의 같음을 알 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.456-456
• /
• 2010

CMOS 소자가 서브마이크론($0.1\;{\mu}m$) 이하로 스케일다운 되면서 단채널 효과(short channel effect), 게이트 산화막(gate oxide)의 누설전류(leakage current)의 증가와 높은 직렬저항(series resistance) 등의 문제가 발생한다. CMOS 소자의 구동전류(drive current)를 높이고, 단채널 효과를 줄이기 위한 가장 효율적인 방법은 소스 및 드레인의 얕은 접합(shallow junction) 형성과 직렬 저항을 줄이는 것이다. 플라즈마 도핑 방법은 플라즈마 밀도 컨트롤, 주입 바이어스 전압 조절 등을 통해 저 에너지 이온주입법보다 기판 손상 및 표면 결함의 생성을 억제하면서 고농도로 얕은 접합을 형성할 수 있다. 그리고 얕은 접합을 형성하기 위해 주입된 불순물의 활성화와 확산을 위해 후속 열처리 공정은 높은 온도에서 짧은 시간 열처리하여 불순물 물질의 활성화를 높여주면서 열처리로 인한 접합 깊이를 얕게 해야 한다. 그러나 접합의 깊이가 줄어듦에 따라서 소스 및 드레인의 표면 저항(sheet resistance)과 접촉저항(contact resistance)이 급격하게 증가하는 문제점이 있다. 이러한 표면저항과 접촉저항을 줄이기 위한 방안으로 실리사이드 박막(silicide thin film)을 형성하는 방법이 사용되고 있다. 본 논문에서는 (100) p-type 웨이퍼 He(90 %) 가스로 희석된 $PH_3$(10 %) 가스를 사용하여 플라즈마 도핑을 실시하였다. 10 mTorr의 압력에서 200 W RF 파워를 인가하여 플라즈마를 생성하였고 도핑은 바이어스 전압 -1 kV에서 60 초 동안 실시하였다. 얕은 접합을 형성하기 위한 불순물의 활성화는 ArF(193 nm) excimer laser를 통해 $460\;mJ/cm^2$의 에니지로 열처리를 실시하였다. 그리고 낮은 접촉비저항과 표면저항을 얻기 위해 metal sputter를 통해 TiN/Ti를 $800/400\;{\AA}$ 증착하고 metal RTP를 사용하여 실리사이드 형성 온도를 $650{\sim}800^{\circ}C$까지 60 초 동안 열처리를 실시하여 $TiSi_2$ 박막을 형성하였다. 그리고 $TiSi_2$의 두께를 측정하기 위해 TEM(Transmission Electron Microscopy)을 측정하였다. 화학적 결합상태를 분석하기 위해 XPS(X-ray photoelectronic)와 XRD(X-ray diffraction)를 측정하였다. 접촉비저항, 접촉저항과 표면저항을 분석하기 위해 TLM(Transfer Length Method) 패턴을 제작하여 I-V 특성을 측정하였다. TEM 측정결과 $TiSi_2$의 두께는 약 $580{\AA}$ 정도이고 morphology는 안정적이고 실리사이드 집괴 현상은 발견되지 않았다. XPS와 XRD 분석결과 실리사이드 형성 온도가 $700^{\circ}C$에서 C54 형태의 $TiSi_2$ 박막이 형성되었고 가장 낮은 접촉비저항과 접촉저항 값을 가진다.

• Journal of the Korean Vacuum Society
• /
• v.10 no.2
• /
• pp.219-224
• /
• 2001

Pd/Ge/Ti/Pt ohmic contact to n-type InCaAs was investigated. Minimum specific contact resistivity of $3.7\times10^{-6}\; \Omega\textrm{cm}^2$ was achieved by rapid thermal annealing at $400^{\circ}C$ for 10 seconds. This was related to the formation of Pd-Ge compounds and the in-diffusion of Ge atoms to InGaAs surface. However, the specific contact resistivity increased slightly to $low-10^5\; \Omega\textrm{cm}^2$ in the case of longer annealing time. Superior ohmic contact and non-spiking planar interface between ohmic materials and InGaAs were maintained after annealing at high temperature. Therefore, this thermally stable ohmic contact system is a promising candidate for compound semiconductor devices.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.446-446
• /
• 2013

유기태양전지는 가벼운 무게와 우수한 유연성을 가져 플렉서블 태양전지 및 롤투롤(Roll-to-roll) 인쇄 공정에 대한 적용 가능성 때문에 많은 연구가 이루어지고 있다. 하지만 이종접합 유기태양전지를 상용화하기 위해서는 낮은 전력 변환 효율 (PCE)을 증진하는 연구가 필요하다. 본 연구에서는 간단한 용액공정을 통해 poly (3-hexylthiophene) (P3HT) 나노구조층을 사용하여 indium-tin-oxide 양극 전극/poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate) 정공수송층/P3HT 나노구조층/P3HT 복합체로 제작한 나노구조층/C60 전자수송층 /lithium quinolate 전자주입층/Al 음극 전극 구조의 유기태양전지를 제작하였다. 전류밀도-전압 곡선 결과는 P3HT 복합체 이용한 나노구조층를 가진 유기태양전지의 구조는 평면층을 가진 유기태양전지에 비해서 PCE가 향상됨이 관찰되었다. 유기태양전지는 짧은 엑시톤의 확산거리가 PCE 감소의 주요 원인이 된다. P3HT 복합체를 사용한 나노구조층을 가지는 유기태양전지는 광활성층과 전자수송층 사이의 계면이 넓어지는 효과를 가진다. 계면이 넓어지는 효과를 통해 생성된 엑시톤을 효율적으로 분리할 뿐만 아니라 더 많은 양의 전하를 생성할 수 있기 때문에 전하의 양이 증가되고 더 높은 전류를 생성하여 PCE를 효과적으로 높일 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.236-236
• /
• 2010

단일접합 $n^+-p/p^+$ (p-emitter) 및 $p^+-n/n^+$ (n-emitter) GaAs 태양전지 (Solar Cell)를 각각 제작하여, 그 소자특성을 비교 분석하였다. AM 1.5 (1 sun, $100\;mW/cm^2$) 표준광을 조사할 경우, p-emitter/n-emitter 소자의 개방회로전압 (Voc), 단락회로전류 (Jsc), 충전율 (FF), 효율 (Eff)은 각각 0.910/0.917 V, $15.9/16.1\;mA/cm^2$, 78.7/78.9, 11.4/12.1%로서, n-emitter 소자가 다소 크지만 거의 비슷한 값을 가지고 있었다. 태양전지의 집광 특성을 분석하기 위하여 조사광의 출력에 따른 태양전지의 소자 특성을 측정하였다. 조사광 강도가 높아짐에 따라 p-emitter 소자의 특성은 점진적으로 증가하는 반면, n-emitter는 1.3 sun에서 약 1.4 배의 최대 효율 (17%)을 나타내고 조사광이 더 증가함에 따라 급격히 감소하는 특성을 보여 주었다. (그림 참고) 본 연구에서 사용한 2종류 소자의 층구조는 서로 반대되는 대칭구조로서, 모두 가까이에 위치하고 있는 표면전극 (surface finger) 방향으로 소수전하 (minority carrier)가 이동하고 다수전하 (majority carrier)는 기판 (두께 $350\;{\mu}m$)을 통한 먼 거리의 후면전극 (back electrode)으로 표류 (drift)되도록 설계되어 있다. 이때, n-emitter에서는 이동도 (mobility)와 확산길이 (diffusion length)가 높은 전자가 후면전극으로 이동하기 때문에 적정밀도의 전자-정공 쌍 (EHP)이 여기될 경우에는 Jsc와 Eff가 극대화되지만, 조사광 강도 또는 EHP가 더 높아질 경우에는 직렬저항의 증가와 함께 전류-전압 (I-V)의 이상인자 (ideality factor)가 커짐으로서 FF와 효율이 급격히 감소한 결과로 분석된다. 현재 전산모사를 통한 자세한 분석을 진행하고 있으며, 본 결과는 효율 극대화를 위한 최적 층구조 및 도핑 밀도 설계에 활용할 수 있을 것으로 판단된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.338-338
• /
• 2013

Monolithic three-dimensional integrated circuits (3D-ICs) 구현 시 bonding 과정에서 발생되는 aluminum (Al) 이나 copper (Cu) 등의 interconnect metal의 확산, 열적 스트레스, 결함의 발생, 도펀트 재분포와 같은 문제들을 피하기 위해서는 저온 공정이 필수적이다. 지금까지는 polymer 기반의 bonding이나 Cu/Cu와 같은 metal 기반의 bonding 등과 같은 저온 bonding 방법이 연구되어 왔다. 그러나 이와 같은 bonding 공정들은 공정 시 void와 같은 문제가 발생하거나 공정을 위한 특수한 장비가 필수적이다. 반면, 두 물질의 합금을 이용해 녹는점을 낮추는 eutectic bonding 공정은 저온에서 공정이 가능할 뿐만 아니라 void의 발생 없이 강한 bonding 강도를 얻을 수 있다. Aluminum-germanium (Al-Ge) 및 aluminum-indium (Al-In) 등의 조합이 eutectic bonding에 이용되어 각각 $424^{\circ}C$ 및 $454^{\circ}C$의 저온 공정을 성취하였으나 여전히 $400^{\circ}C$이상의 eutectic 온도로 인해 3D-ICs의 구현 시에는 적용이 불가능하다. 이러한 metal 조합들에 비해 indium (In)과 tin (Sn)은 각각 $156^{\circ}C$ 및 $232^{\circ}C$로 굉장히 낮은 녹는점을 가지고 있기 때문에 In-Sn 조합은 약 $120^{\circ}C$ 정도의 상당히 낮은eutectic 온도를 갖는다. 따라서 본 연구팀은 In-Sn 조합을 이용하여 $200^{\circ}C$ 이하에서monolithic 3D-IC 구현 시 사용될 eutectic bonding 공정을 개발하였다. 100 nm SiO2가 증착된 Si wafer 위에 50 nm Ti 및 410 nm In을 증착하고, 다른Si wafer 위에 50 nm Ti 및 500 nm Sn을 증착하였다. Ti는 adhesion 향상 및 diffusion barrier 역할을 위해 증착되었다. In과 Sn의 두께는 binary phase diagram을 통해 In-Sn의 eutectic 온도인 $120^{\circ}C$ 지점의 조성 비율인 48 at% Sn과 52 at% In에 해당되는 410 nm (In) 그리고 500 nm (Sn)로 결정되었다. Bonding은 Tbon-100 장비를 이용하여 $140^{\circ}C$, $170^{\circ}C$ 그리고 $200^{\circ}C$에서 2,000 N의 압력으로 진행되었으며 각각의 샘플들은 scanning electron microscope (SEM)을 통해 확인된 후, 접합 강도 테스트를 진행하였다. 추가로 bonding 층의 In 및 Sn 분포를 확인하기 위하여 Si wafer 위에 Ti/In/Sn/Ti를 차례로 증착시킨 뒤 bonding 조건과 같은 온도에서 열처리하고secondary ion mass spectrometry (SIMS) profile 분석을 시행하였다. 결론적으로 본 연구를 통하여 충분히 높은 접합 강도를 갖는 In-Sn eutectic bonding 공정을 $140^{\circ}C$의 낮은 공정온도에서 성공적으로 개발하였다.