• 제목/요약/키워드: 직렬연결 2단

검색결과 45건 처리시간 0.024초

SPIT형 필터 제작 및 분석 (The fabrication and analysis of the SFIT type filter)

  • 유일현
    • 한국정보통신학회논문지
    • /
    • 제14권3호
    • /
    • pp.699-706
    • /
    • 2010
  • 경사진 빗살무늬 변환기 필터를 제작하기 위하여 Langasite 기판위에 두 가지 형태의 빗살무늬 변환기를 형성시켰으며, 전극재료로는 Al-Cu를 사용하였다. 모의실험을 바탕으로 입력단에는 IDT를 직렬형태로 연결시킨 block 형태로 하중을 가하는 전극 방법을 쓰고 출력단은 withdrawal 형태로 하중을 가하는 방법을 써서 제작하였다. 이를 바탕으로 경사진 빗살무늬 변환기 필터 전극 설계 방식에 대한 적절한 위상조건도 얻고자 시도하였다. Langasite 기판위에 형성시킨 입출력 빗살무늬 변환기 전극수는 50쌍, 두께는 $5000\;{\AA}$으로 하였으며, 반사기 폭은 $3.6{\mu}m$으로 하였다. 첫 번째 시료에서 hot전극과 반사기사이의 거리는 $2.4{\mu}m$이고, 접지 전극과 반사기사이의 거리는 $1.8{\mu}m$이며, hot전극에서부터 접지전극까지 간격은 $1.5{\mu}m$로 제작하였다. 두 번째 시료는 hot전극과 반사기사이의 거리 및 접지 전극과 반사가사이의 거리를 $2.4{\mu}m$로 동일하게 제작하였다. 제작한 필터의 주파수 특성은 중심주파수가 대략 190MHz정도, 대역폭은 7.3MHz이하로 측정되었으며, matching 후 return loss는 -20dB 이하이고, 리플 특성은 3dB정도이며, 반사에 의한 잔향은 -22dB 이하로 측정되었다.

SFIT형태를 이용한 SPUDT형 필터제작에 관한 기초실험 (The basic experiments for the fabrication of the SPUDT type Inter using the SFIT type filter)

  • 유일현
    • 한국정보통신학회논문지
    • /
    • 제11권10호
    • /
    • pp.1916-1923
    • /
    • 2007
  • 대역통과용 표면 탄성파 필터 제작하기 위하여 Langasite 기판위에 빗살무의 변환기를 형성 시켜 모의실험을 수행하였으며, 전극재료로는 Al-Cu를 사용하였다. 모의실험을 바탕으로 입력단에는 IDT를 직렬형태로 연결시킨 block 형태로 하중을 가하는 전극 방법을 쓰고 출력 단은 withdrawal 형태로 하중을 가하는 방법을 써서 제작하였다. 이를 바탕으로 광대역의 SAW 필터 전극 설계 방식에 대한 적절한 위상조건도 얻고자 시도하였다. Langasite 기판위에 형성시킨 입출력 빗살무의 변환기 전극 수는 50쌍, 두께는 $5000\;{\AA}$으로 하였으며, 반사기 폭은 $3.6{\mu}m$으로 하였다. 그리고 hot전극과 반사기사이의 거리는 각각 $2.0{\mu}m\;2.4{\mu}m$로 제작하였고, hot전극에서부터 접지전극까지 간격은 $1.5{\mu}m$로 하였으며 전극 모양은 좌우 동일한 형상을 채택하였다. 제작한 필터의 주파수 특성은 중심주파수가 대략 190MHz정도, 대역폭은 7.8MHz 이하로 측정되었으며, matching 후 return-loss는 -18dB 이하이고, 리플 특성은 3dB 이하이며, 반사에 의한 잔향은 -25dB 이하로 측정되었다.

이단유로 축전식 탈염공정의 하수고도처리 적용가능성 평가 (Feasibility Study on Double Path Capacitive Deionization Process for Advanced Wastewater Treatment)

  • 차재환;신경숙;이정철;박승국;박남수;송의열
    • 대한환경공학회지
    • /
    • 제36권4호
    • /
    • pp.295-302
    • /
    • 2014
  • 본 연구는 물 재이용을 위한 하수고도처리공정으로서 이단유로 축전식 탈염공정의 적용 가능성을 평가하였다. 일반적으로 축전식 탈염장치는 전극이 병렬식으로 단순 적층되어 있는 반면에 이단유로 축전식 탈염장치는 분리판에 의해 모듈이 2개의 단으로 구분되어 1단과 2단이 수리학적 직렬연결이 되도록 고안되었다. 동일한 유입조건에서 전산유체역학 분석결과 이단유로 모듈이 단일유로 모듈에 비해 스페이서에서 보다 균등하고 빠른 유속분포를 보였고, 사영역도 상대적으로 작게 나타났다. 하지만 입구와 출구 간 압력강하는 단일유로 모듈이 0.4 bar인 반면 이단유로 모듈은 0.7 bar로 높게 나타났다. NaCl용액을 원수로 사용한 단위셀 테스트 결과, 단일유로와 이단유로의 최대 탈염효율은 유입유량 10 mL/min/cell pair에서 각각 88%, 91%이었다. 유량증가에 따른 단위셀 압력강하의 증가는 이단유로가 단일유로보다 높게 나타났으며, 유입유량 70 mL/min/cell pair에서 이단유로의 압력강하는 1.67 bar로 단일유로의 압력강하보다 2배 높게 나타났다. 이단유로의 압력강하를 완화시키기 위하여 전극 간 간격을 100에서 $200{\mu}m$으로 늘린 결과, 탈염효율은 유사하게 유지하면서 압력강하는 최대 0.87 bar로 낮게 유지할 수 있었다. Proto-type 축전식 탈염장치에 하수처리수를 주입하여 연속 운전한 결과, TDS 제거효율은 평균 78%로 나타났으며, 특정이온의 경우, $NH_4{^+}$-N, $NO_3{^-}$-N 및 $PO_4{^{3-}}$-P 제거효율이 각각 50%, 93% 및 50%로 나타나 질소제거 관점에서 CDI기술의 하수고도처리공정 활용가능성이 높을 것으로 판단된다.

Subharmonic Injection Locking 방법을 이용한 X-Band 주파수 합성기 설계 (The Design of a X-Band Frequency Synthesizer using the Subharmonic Injection Locking Method)

  • 김지혜;윤상원
    • 한국전자파학회논문지
    • /
    • 제15권2호
    • /
    • pp.152-158
    • /
    • 2004
  • Subharmonic injection locking 방식을 이용하여 디지털 위성방송 시스템의 신호원으로 사용될 수 있는 낮은 위상 잡음과 우수한 전력 효율을 갖는 X-band 주파수 합성기를 설계, 제작하였다. 주파수 합성기는 위상 고정 발진기의 역할과 동시에 고조파 발생기로 동작하는 1.75 GHz의 주 발진기(master발진기)와 10.5 GHz 부 발진기(slave 발진기)로 구성되어 있다. PLL 방법을 적용하여 구성된 1.75 GHz 주 발진기는 능동부를 형성하는 트랜지스터와 버퍼 증폭기의 역할을 하는 BJT 트랜지스터를 직렬 연결하여 사용하였는데 첫 단은 위상고정 발진기의 역할을 하고 둘째 단은 45 GHz의 차단 주파수(cutoff frequency)를 갖는BJT를 사용함으로써 고조파 발생기로 동작하게 하여 안정적으로 Injection Locking 될 수 있도록 인가될 신호인 6차 고조파의 크기를 충분히 크게 발생시키도록 하였다. 고조파 발생기로부터 발생한 6차 고조파는 뒤에 위치한 약 45 dB 이득을 갖는 증폭기로 동작하는 부 발진기에 인가되어 Injection Locking 된다. 이러한 특성을 갖는 회로 구조를 이용하여, ILO 방식을 이용함으로 얻는 간단한 회로 구조와 낮은 위상 잡음 특성은 물론 보다 우수한 전력 효율을 갖는 10.5 GHz 주파수 합성기를 설계 제작하였다. 제작된 10.5 GHz 주파수 합성기는 7.4 V/49 mA,-0.5 V/4 mA의 전력 소모와 4.53 dBm의 출력 전력, 그리고 10 kHz와 100 kHz 이격 주파수에서 각각 -95.09 dBc/Hz와-108.90 dBc/Hz의 위상 잡음 특성을 얻었다.

100% 하드웨어 효율을 갖는 블록기반의 이차원 이산 웨이블렛 변환 필터 설계 (Design of a Block-Based 2D Discrete Wavelet Transform Filter with 100% Hardware Efficiency)

  • 김주영;박태근
    • 대한전자공학회논문지SD
    • /
    • 제47권12호
    • /
    • pp.39-47
    • /
    • 2010
  • 본 논문에서는 하드웨어 효율이 100%가 되는 2차원 이산 웨이블렛 변환 필터 구조를 제안한다. 전체 구조는 두 채널 QMF PR Lattice 필터로 구성된 1차원 DWT 필터 4개로 구성되었다. 1 레벨부터 J 레벨까지 순차적으로 수행함으로써 메모리 사용을 최소화 하면서도 하드웨어 효율이 100%가 되도록 설계하였으며 필터 입력 데이터를 구성해주는 DFC구조와 DCU구조를 제안하였다. 인접한 4개의 데이터를 동시에 입력 받아 처리함으로써 동시에 행방향과 열방향 DWT를 수행하므로 $N{\times}N$ 이미지를 처리하는데 $N^2(1-2^{-2J})/3$ 사이클이 소요되며 이 때 필요한 저장공간은 약 2MN-3N이다. 기존의 2D DWT 구조와 비교해 보았을 때 하드웨어 효율과 동작 속도가 향상되었으며 두 개의 1D DWT를 직렬로 연결하므로 임계경로를 감소시키기 위해서 최대 4 단까지 파이프라인을 적용하여 임계경로를 향상시킬 수 있다. 제안된 구조는 VerilogHDL로 모델링되고 동부아남 $0.18{\mu}m$ 표준셀로 합성되어 검증되었다.