• 제목/요약/키워드: 지연 소자

검색결과 246건 처리시간 0.027초

DC 배전을 위한 다중 모드 단일 인덕터 컨버터 (Dual Input Single Inductor Converter)

  • 김지연;김재국
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2019년도 전력전자학술대회
    • /
    • pp.112-114
    • /
    • 2019
  • 본 논문에서는 DC 배전 시스템을 위한 새로운 다중 모드 단일 인덕터 회로를 제안한다. 제안하는 컨버터는 벅 컨버터에 배터리 스위칭 셀이 병합된 구조로서, 단일 인덕터를 사용하여 두 개의 출력 제어가 가능하다. 기존의 회로와 비교해보았을 때, 전체 소자수가 증가하였음에도 불구하고 감소한 인덕터 개수로 인해 전체 시스템의 가격 저감에 효과적이며 높은 전력밀도를 달성할 수 있다.

  • PDF

마이크로파이프라인 회로를 위한 지연 고장 테스트 (Path Delay Testing for Micropipeline Circuits)

  • 강용석;허경회;강성호
    • 대한전자공학회논문지SD
    • /
    • 제38권8호
    • /
    • pp.72-84
    • /
    • 2001
  • 마이크로파이프라인 회로의 모든 연산 소자의 타이밍은 아주 중요하다. 스캔 플립플롭을 이용한 경로 지연고장 테스팅에 관한 기존 연구들은 두 개의 테스트 패턴 중 두 번째 패턴의 조절용이도가 높아야 한다는 점을 간과하였다. 본 논문에서는 작은 면적 오버헤드로 마이크로파이프라인 회로의 경로 지연고장을 테스트 할 수 있는 새로운 스캔 래치 및 테스트 방법을 제안하였다. 새로운 스캔 래치를 사용하여 마이크로파이프라인의 경로지연고장을 테스트한 결과에서 기존연구에 비해 높은 경성 경로 지연고장 검출율을 얻었다. 또한 제안된 스캔 래치는 마이크로파이프라인의 고착고장 검출을 위한 BIST로 응용을 확대하기 쉽다.

  • PDF

광 지연선을 이용한 FMCW 전파고도계 시뮬레이터 개발 (Development of an FMCW Radar Altimeter Simulator Using Optical Delay Lines)

  • 이재환
    • 한국전자파학회논문지
    • /
    • 제28권3호
    • /
    • pp.208-216
    • /
    • 2017
  • 본 논문은 주파수 변조 연속파(FMCW) 전파고도계의 성능평가를 위한 전파고도계 시뮬레이터 설계 및 개발 내용에 관한 것이다. 전파고도계 시뮬레이터는 전파고도계의 송신 신호를 인가받아 표적과의 거리에 해당하는 만큼 시간 지연된 가상의 수신 신호를 만들어 주는 역할을 하는데, 본 논문에서는 종래의 전파지연 방식인 RF 지연방식의 기술적 한계를 극복하여 광섬유를 지연소자로 활용함으로써 실제 비행고도에 맞는 다양한 고도의 모의를 가능하게 하였다. 또한, 실제 비행 환경에서 발생할 수 있는 도플러 천이(Doppler shift) 및 재밍(jamming)을 모의할 수 있도록 시뮬레이터를 설계하였다. 개발한 시뮬레이터의 성능은 자체 성능평가 및 전파고도계 연동시험을 통해 성공적으로 검증하였다.

CFG 실 시간지연 선로를 사용한 10 GHz 위상 배열 안테나의 설계 (Design of a 10 GHz Phased-Array Antenna Using CFG True Time-Delays)

  • 이갑용;최연봉;신종덕;김부균;이상배
    • 한국통신학회논문지
    • /
    • 제27권3C호
    • /
    • pp.241-247
    • /
    • 2002
  • 본 논문에서는 여러 개의 첩 광섬유 격자( Chirped fiber gratings CFGs )와 한 개의 파장 가변광원을 이용하 연속적으로 빔의 주사 방향을 조정할 수 있는 송신용 선형 위상배열 안테나용 실 시간지연 선로를 제안하였다. L-밴드, S-밴드 그리고 X-밴드에서 측정된 CFG의 평균 군 지연 기울기는 177 ps/nm이었다. 최대 빔 주사각을 180$^{\circ}$로 설계한 4개의 안테나 소자로 구성된 10 GHz 송신용 선형 위상배열 안테나 구조에서 전산 모의 실험 결과로 얻은 최대이득은 11.6 dB로 나타났다.

ISL 트랜지스터의 특성 파라메터 추출 (The Characteristics Parameter extract of ISL ( Intergrated Schottky Logic ) Transistor)

  • 장창덕;이정석;이용재
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 1998년도 추계학술대회 논문집
    • /
    • pp.5-8
    • /
    • 1998
  • 기존의 바이폴라 논리회로에서 신호변환시 베이스 영역의 소수 캐리어를 빨리 제거 하기 위해서, 베이스 부분의 매몰충을 줄여서 npn트랜지스터의 베이스와 에피충과 기판사이에 병합 pnp 트랜지스터를 생성한 트랜지스터와 게이트 당 전달 지연 시간을 측정하기 위한 링-발진기를 설계, 제작하였다. 게이트의 구조는 수직 npn 트랜지스터와 기판과 병합 pnp 트랜지스터이다. 소자 시뮬레이션의 자료를 얻기 위하여 수직 npn 트랜지스터와 병합 pnp 트랜지스터의 전류-전압 특성을 분석하여 특성 파라미터를 추출하였다. 결과로서 npn 트랜지스터의 에미터의 면적이 기존의 접합넓이에 비해서 상당히 적기 때문에 에미터에서 진성베이스로 유입되는 캐리어와 가장자리 부분으로 유입되는 캐리어가 상대적으로 많기 때문에 이 많은 양은 결국 베이스의 전류가 많이 형성되며, 또 콜렉터의 매몰층이 거의 반으로 줄었기 때문에 콜렉터 전류가 적게 형성되어 이득이 낮아진다. 병합 pnp 트랜지스터는 베이스폭이 크고 농도 분포에서 에미터의 농도와 베이스의 농도 차이가 적기 때문에 전류 이득이 낮아졌다. 게이트를 연결하여 링-발진기를 제작하여 측정한 AC특성의 출력은 정현파로 논리전압의 진폭은 200mV, 최소 전달 지연시간은 211nS이며, 게이트당 최소 전달지연 시간은 7.26nS의 개선된 속도 특성을 얻었다.

  • PDF

고속 반도체 소자에서 배선 간의 Crosstalk에 의한 Capacitance 변화 평가 (Evaluation of Crosstalk-Induced Variation of Interconnect Capacitance for High Speed Semiconductor Devices)

  • 이희덕;김용구;박성형
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.1225-1228
    • /
    • 2003
  • 본 논문에서는 Coupling capacitance 변화량이 Static coupling capacitance 값보다 클 수 있다는 것을 새로운 테스트 회로를 이용하여 실험적으로 증명하였다. 테스트 회로는 배선의 지연시간이 배선의 저항보다는 배선의 정전용량에만 의존하도록 하여 배선의 지연시간을 평가함으로써 배선의 정전용량의 변화 즉, Coupling capacitance 의 변화량을 정확히 평가할 수 있도록 하였다. 0.15 ㎛ CMOS 기술을 이용하여 실험한 결과 In-phase crosstalk 인 경우에는 변화량이 Static coupling capacitance 보다 작았지만 Anti-phase 인 경우에는 Static coupling capacitance 보다 크게 나타남을 보여주고 있다. 따라서 배선에 의한 정확한 지연시간 평가를 위해서는 Crosstalk 이 발생한 경우의 Coupling capacitance 변화량을 정확히 반영하는 것이 매우 필요함을 알 수 있다.

  • PDF

전달 행렬 분석에 의한 신호변수 추정 기법 연구 (Signal Parameter Estimation via Transfer Matrix Analysis)

  • 조운현
    • 한국음향학회지
    • /
    • 제17권4호
    • /
    • pp.82-87
    • /
    • 1998
  • 여러 음원들에 의해 형성된 파동장내에서 각 신호음의 주파수 특성과 시간 지연 (time delay)을 추정할 수 있는 알고리즘을 개발하였다. 이 알고리즘의 관련 수식은 두 개의 상호 간섭하는 신호가 입사하고 여기에 주변 환경에 의한 랜덤 잡음이 첨가된다고 가정하여 유도되었으며 두 개 이상의 신호음이 있는 상황에 대해 확장이 가능하다. 본 논문에서 시간 지연이 일정한 수신 신호 영역에 등간격으로 놓여진 수신기로부터 각 센서에 수신된 신호의 스펙트럼은 M개의 센서에 대해 K개의 음원 스펙트럼과 K개의 조정 벡터(steering vector) 의 선형 조합(linear combination)으로 주파수에서 모델된다. 각 음원의 주파수 특성과 음원 으로 들어오는 신호의 입사각을 결정하기 위하여 본 알고리즘은 전달 행렬(transfer matrix) 을 계산하고 그 전달 행렬의 고유값(eigenvalue)과 고유벡터(eigenvector)를 분석한다. 이 고 유값들은 복소수이며 그 크기는 진폭 변환 계수를 결정한다. 위상은 수신기의 간격으로부터 시간 지연을 결정하는 기울기를 갖는 주파수의 선형 함수이다. 전달 행렬에의 입력 자료들 은 동일 간격 소자간의 cross-power spectra이다.

  • PDF

시간 지연 신경 회로망을 이용한 능동 소음 제어 시스템의 2차 경로 모델링 (Modeling of Secondary Path in an Active Noise Control Using Time Delay Neural Network)

  • 이병도;이민호
    • 한국음향학회지
    • /
    • 제17권8호
    • /
    • pp.19-24
    • /
    • 1998
  • 이 논문에서는 능동 소음 제어 시스템을 구성하는 요소들인 증폭기와 저주파 필터 와 같은 소자들의 비선형 특성과 공간에서의 주파수 대역에 따른 비선형 특성을 보상하여, 보다 효과적인 능동 소음 제어기를 설계하기 위해 시간 지연 신경 회로망을 이용하는 새로 운 방법을 제안한다. 공간을 포함한 2차 경로 함수를 모델링하여 보다 나은 성능을 갖는 능 동 소음 제어기를 구성하기 위한 기존의 최소 자승 오차 알고리듬에 기반한 filtered-x least mean square(LMS) 알고리듬과 오차 역전달 학습 알고리듬을 갖는 시간 지연 다층 구조 인 식자를 이용한 결과를 간단한 실험을 통하여 그 성능을 비교 분석한다.

  • PDF

무손실 시간 지연을 갖는 Chua 회로에서의 카오스 해석 (Analysis of chaotic with lossless time-delayed chua's circuit)

  • 배영철;손영우;고윤석
    • 한국통신학회논문지
    • /
    • 제22권2호
    • /
    • pp.318-324
    • /
    • 1997
  • Chua 회로는 간단한 전기 및 전자 회로를 구성하여 카오스 현상을 나타내는 회로로 자율, 3차계, 가역성(Reciprocal)이며 1개의 비션형 소자인 3구분 선형 저항과 4개의 선형 소자인 (R, L, $C_1,\;C_2$)로 구성되는 발진회로이다. 본 논문에서는 Chua 회로의 병렬 LC 공진기를 단락하여 시간 지연을 갖는 무손실 전송선로로 치환하고 특성 곡선법을 써서 파라미터 변화에 의한 카오스 운동과 주기운동이 있음을 위상공간과 분기도(Bifurcation diagram)로 확인 하였으며 무손실 전송선로가 원래의 Chua 회로와 유사한 어트렉터가 존재함을 확인하였다.

  • PDF

동적 문턱전압 제어 기법을 이용한 고속 비반전 SOI 버퍼 회로 (High Speed Non-Inverting SOI Buffer Circuit by Adopting Dynamic Threshold Control)

  • 이종호;박영준
    • 전자공학회논문지D
    • /
    • 제35D권6호
    • /
    • pp.28-36
    • /
    • 1998
  • 낮은 전압에서 고속으로 동작이 가능한 고속 비반전 SOI 버퍼 회로를 제안하였다. 제안된 버퍼 회로는 효율적으로 연결된 보조 MOS 트랜지스터를 경유하여 바디 전압이 동적으로 제어된다. 소자 시뮬레이션을 수행하여 바디가 보조 MOS 트랜지스터로 제어되는 MOS 소자의 전류 구동능력을 보이고 기존의 다른 방식과 비교하였다. SPICE를 이용한 회로 시뮬레이션을 통하여 제안된 버퍼 회로의 지연시간 특성을 조사하고 같은 사양을 가진 기존의 SOI CMOS 버퍼 회로와 비교하였다. 같은 면적을 기준으로 하여 제안된 버퍼회로는 기존의 버퍼 회로에 비해 1.2 V의 동작전압과 2 pF의 부하용량에 대하여 약 36% 지연 시간 단축을 보였다.

  • PDF