• Title/Summary/Keyword: 지연각

Search Result 1,793, Processing Time 0.029 seconds

Analysis on Ignition Delay Characteristics of Bio Aviation Fuels Manufactured by HEFA Process (HEFA 공정으로 제조된 바이오항공유의 점화지연특성 분석)

  • Kang, Saetbyeol
    • Korean Chemical Engineering Research
    • /
    • v.57 no.5
    • /
    • pp.620-627
    • /
    • 2019
  • In this study, ignition delay characteristics of various bio aviation fuels (Bio-ADD, Bio-6308, Bio-7720) produced by HEFA process using different raw materials were compared and analyzed. In order to confirm the feasibility of applying bio aviation fuel to actual system, ignition delay characteristics of petroleum-based aviation fuel (Jet A-1) and blended aviation fuel (50:50, v:v) also analyzed. Ignition delay time of each aviation fuel was measured by using CRU, surface tension measurement and GC/MS and GC/FID analysis were performed to interpret the results. As a result, ignition delay time of Jet A-1 was the longest at all temperature because it contains aromatic compounds about 22.8%. The aromatic compounds can produce benzyl radical which is thermally stable and has low reactivity with oxygen during decomposition process. In the case of bio aviation fuels, ignition delay times were measured similarly because the ratio of n-paraffin/iso-paraffin constituting each aviation fuel is similar (about 0.12) and the composition ratio of cycloparaffin also has no difference. In addition, ignition delay times of blended aviation fuels (50:50, v:v) were measured close to the mean value those of each fuel so it was confirmed that it can be applied without any changing or improving of existing system.

A Jitter Suppressed DLL-Based Clock Generator (지연 고정 루프 기반의 지터 억제 클록 발생기)

  • Choi, Young-Shig;Ko, Gi-Yeong
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.21 no.7
    • /
    • pp.1261-1266
    • /
    • 2017
  • A random and systematic jitter suppressed delay locked loop (DLL)-based clock generator with a delay-time voltage variance converter (DVVC) and an averaging circuit (AC) is presented. The DVVC senses the delay variance of each delay stage and generates a voltage. The AC averages the output voltages of two consecutive DVVCs to suppress the systematic and random delay variance of each delay stage in the VCDL. The DVVC and AC averages the delay time of successive delay stages and equalizes the delay time of all delay stages. In addition, a capacitor with a switch working effectively as a negative feedback function is introduced to reduce the variation of the loop filter output voltage. Measurement results of the DLL-based clock generator fabricated in a one-poly six-metal $0.18{\mu}m$ CMOS process shows 13.4-ps rms jitter.

A Study on the Delayed-Retardation of Fatigue Crack Growth Following Single Peak Overload (단일과대하중에 의한 피로균열추전의 지대지연현상에 관한 연구)

  • 오세욱;강상훈
    • Transactions of the Korean Society of Mechanical Engineers
    • /
    • v.14 no.5
    • /
    • pp.1186-1192
    • /
    • 1990
  • It is well known that the fatigue crack growth retardation following overloads can be estimated reasonably well by the models of Wheeler and Willenborg. These models, however, can not explain the delayed-retardation revealed by every experimental result. This means that they necessarily have some qualitative defects in themselves despite of a fair approximation of quantity. In fact, they did not take into account the effects of the compressive portion of the overload cycle such as the change of reversed plastic zone size. The present study is focused on the acceleration effect in the reversed plastic zone in order to analyze qualitatively delayed-retardation phenomenon following single peak overload on the fatigue crack growth behavior using 2024-T3 aluminum alloy.

WRR Cell Scheduling Algorithm Based on BSW (BSW 기반의 WRR 셀 스케쥴링 알고리즘)

  • 조해성;정경택;전병실
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.25 no.11A
    • /
    • pp.1717-1723
    • /
    • 2000
  • WRR 셀 멀티프렉싱 알고리즘은 CBR, VBR 트래픽 뿐만 아니라 ABR, UBR 트래픽을 서비스하도록 설계되었다. WRR의구현에 있어 버퍼 관리를 효율적으로 하기 위한 BSW 기법의 알고리즘이제안되었다. 그러나, BSW 방식은 VC 에 실제로 할당된 가중치보다 더 큰 가중치를 할당하고 어느 한 VC의 큐가 비어있게 되면 셀 서비스를 수행하지 못하므로 각 VC의 가중치와 스케줄러의 처리율에 심각한 성능저하를 유발한다. 본 논문에서는 위에서 언급한 BSW 기법의 문제를 해결하기 위해서 셀 지연과 버퍼 이용을 개선한 BSW 구조의 WRR 스케줄링 알고리즘을 제안하였다. 제안된 알고리즘은 기존은 BSW 스케쥴링 알고리즘의 문제점들을 해결하기 위해서 각 VC에 실제로 할당된 가중치를 유지할 수 있도록 하였고, 각 VC의 큐가 비어 있을 경우 다른 VC 셀을 서비스하게 함으로서 평균 셀 지연과 평균 버퍼의 길이를 감소시키고 전체적으로 셀 서비스 율을 높일 수 있다.

  • PDF

Effective IPTV Channel Control Algorithm Supporting Smooth Channel Zapping (원활한 채널 변경을 지원하는 효율적인 IPTV 채널 관리 알고리즘)

  • Joo, Hyun-Chul;Song, Hwang-Jun
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.35 no.3B
    • /
    • pp.390-397
    • /
    • 2010
  • This paper presents an effective IPTV channel control algorithm considering network utilization and channel zapping time. The proposed algorithm keeps maximum average channel zapping time of each subscriber in the tolerable range with low network bandwidth usage by adjusting the type of each channel and the number of additional intra frames inserted into each channel. Finally, experimental results are provided to show the performance of the proposed algorithm.

A Router Mechanism for Congestion Control in Internet (인터넷에서 혼잡 제어를 위한 라우터 메커니즘)

  • 박재성;신용철;박희윤;이재용
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.26 no.10A
    • /
    • pp.1746-1755
    • /
    • 2001
  • 본 논문에서는 인터넷 트래픽의 자기 유사성 특성을 이용한 큐 관리 기법을 제안한다. 제안 기법은 LRD 프로세스의 특성을 이용하여 큰 타임 스케일에서 다음 혼잡 검출 주기 동안 평균 트래픽 입력율을 예측하고 이를 통해 혼잡 발생 여부를 미리 검출한다. 혼잡 검출시 입력 패킷을 확률적으로 폐기함으로써 망 내부에서 혼잡 발생을 사전에 방지한다. 제안 기법은 종단 시스템의 혼잡 제어 기법이나 각 플로우의 통신 환경에 무관하게 라우터의 평균 큐 길이와 큐 길이 변이를 작게 유지할 수 있으므로 지연과 지연 변이에 민감한 멀티미디어 서비스 제어에 적합하다. 또한 제안 기법은 입력율 예측을 통해 혼잡을 사전에 검출하기 때문에 종단간 혼잡 제어 기법을 사용하지 않는 플로우들에 의해 발생된 패킷들이 망 자원을 불평등하게 많이 사용하는 현상을 방지한다. 제안 기법은 각 플로우별 상태 정보를 관리하지 않으므로 확장성이 뛰어나며 이로 인해 소수의 PHB에 따라 각 홉별로 차등화된 서비스를 제공하는 Diffserv 구조에 적합하다. 또한 제안 기법은 기존 인터넷 구조에 변화를 주지 않고 라우터의 소프트웨어 업그레이드만으로 서비스가 가능하며, 필요한 버퍼의 양도 크지 않다는 장점을 가진다.

  • PDF

Design of Multiple Filter-Banks for Analog Cochlear Chip (아날로그 달팽이관 칩을 위한 다중필터의 설계)

  • Lee, K.;Woo, Y.J.;Kim, J.H.;Cho, G.H.
    • Proceedings of the KIEE Conference
    • /
    • 2000.07d
    • /
    • pp.3142-3144
    • /
    • 2000
  • 청각시스템의 저전력 및 가격의 저렴화를 위해 달팽이관의 BM(Basilar Membrain)모델을 아날로그 VLSI 마이크로 파워 공정으로 구현하고 있다. Lyon and Mead는 실리론 공정으로 달팽이관 모델을 효과적으로 구현하였다. 이는 단순 직렬 연결된 구조로 각 채널의 지연시간의 차이로 인해 인식율이 떨어질 수 있다. 본 논문에서는 소리의 주파수 정보 추출기능을 하는 직렬 연결된 트리구조(TSBF:Tree-structured Cascaded Bandpass Filter)의 16채널의 아날로그 중간대역통과 필터회로를 CMOS VLSI 공정을 이용하여 설계하였다. 직렬 연결된 저대역통과필터와 고대역통과필터로 각 채널의 중간대역통과 필터를 구현하였다. 이러한 구조에서는 각 채널의 지연시간이 동일하므로 인식율을 높일 수 있다. 그리고 고대역통과필터를 1-poly 디지털 공정으로 구현 가능하고 기생 캐패시터의 영향을 적게 받는 구조로 설계하였다.

  • PDF

Microwave Photonic Filter Using Optical True-Time-Delay Line Matrix (광 실시간 지연선로 행렬을 이용하는 마이크로웨이브 포토닉 필터)

  • Jung, Byung-Min
    • The Journal of Korean Institute of Electromagnetic Engineering and Science
    • /
    • v.26 no.2
    • /
    • pp.213-217
    • /
    • 2015
  • Microwave Photonic(MWP) filters capable of use a bandpass filter or a notch filter with large bandwidth have been proposed. 4-lines${\times}$2-bit fiber-optic delay lines with a unit time-delay difference of 50 ps were experimentally realized. By changing the time-delay difference and the coefficients of microwave-modulated optical signals, the bandpass and notch filters were implemented and characterized.

A Method for Minimizing Data Delay in Energy Efficient Sensor MAC Protocols (데이터 전송 지연 최소화 기법)

  • 서창수;고영배;김재훈
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.10c
    • /
    • pp.715-717
    • /
    • 2004
  • 최근 무선 통신 기술과 전자 기술의 진보로 지능형 센서(Smart Sensor)를 이용한 무선 센서 네트워크 구축이 가능해졌고, 이러한 센서 네트워크는 최근 유비쿼터스 컴퓨팅과 Ad-Hoc 네트워크에서 많이 연구되고 있는 새로운 이슈이다. 최근 센서관련 논문에서는 각 센서 노드의 제한된 에너지를 효율적으로 사용하기 위해 데이터 전송이 없을 경우 노드의 통신 모듈을 Sleep 시킴으로써 에너지를 절약 한다. 이를 위해서 모든 센서 노드들은 동기화를 맞추어 listen과 sleep를 주기적으로 반복해야 한다. 이러한 프로토콜들에서 발생하는 가장 큰 문제는 에너지 효율성과 데이터 전송 지연간의 반비례 관계이다. 에너지의 효율성을 위해 Sleep 시간을 길게 할수록, Sleep 시간에서 발생한 데이터의 지연 시간도 길어지게 되므로, 데이터의 지연을 고려하여 sleep 시간을 적당히 조정해야 필요가 있다. 본 논문에서는 에너지 효율성을 위해 listen/sleep 주기를 사용하면서도 데이터 지연을 최소화 할 수 있는 효율적 sleep 시간에 대해 논의 해 보려 한다.

  • PDF

Delay Guaranteed Fair Queueing (DGFQ) in Multimedia Wireless Packet Networks (멀티미디어 무선 패킷망에서 지연시간을 보장하는 공정큐잉)

  • Yang, Hyunho
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.7 no.5
    • /
    • pp.916-924
    • /
    • 2003
  • Fair queueing has been an important issue in the multimedia networks where resources are shared among nodes both wired and wireless. In most fair queuing algorithms, based on the generalized processor sharing(GPS), emphasizes fairness guarantee while overlooking bounded delay guarantee which is critical to support multimedia services in the networks. In this paper, we propose a new fair queueing scheme, delay guaranteed fair queueing (DGFQ), which guaranteeing bounded delay of flows according to their individual delay requirements for multimedia services in the wireless packet networks.