• 제목/요약/키워드: 중재 매핑

검색결과 2건 처리시간 0.017초

중재 매핑을 활용한 국내 건강관련 중재연구의 주제범위 고찰 (A Scoping Review of Health-Related Intervention Studies Using Intervention Mapping in South Korea)

  • 박지영;조정현;임미해;황가희
    • 한국보건간호학회지
    • /
    • 제35권3호
    • /
    • pp.448-468
    • /
    • 2021
  • Objectives: This study aimed to understand the trends and issues of health-related intervention research using Intervention Mapping over the last ten years in South Korea. Intervention Mapping is a representative planning protocol to develop theory-and-evidence-based health promotion programs. Methods: The scoping review method was undertaken, and a total of 20 studies were analyzed using Intervention Mapping six steps. Results: The Korean health-related intervention studies using Intervention Mapping showed low methodological quality. In step 1, only 7 out of 20 studies organized a planning group consisting of various stakeholders. In step 2, about half of the studies did not present a matrix, which is the core essential component of Intervention Mapping. In step 5, only 1 out of 20 studies presented program adopters and maintainers. In step 6, most studies described effect evaluation relatively, but only one study mentioned process evaluation. Conclusions: In order to develop sustainable and cost-effective programs, systematic planning using Intervention Mapping is required from the research planning stage. In addition, a concrete and realistic plan needs to be established for the development of programs and adoption, dissemination and maintenance of programs.

직렬 링크 방식의 주변 장치 통합 인터페이스 설계 (Design of General Peripheral Interface Using Serial Link)

  • 김도석;정훈주;이용환
    • 한국정보전자통신기술학회논문지
    • /
    • 제4권1호
    • /
    • pp.68-75
    • /
    • 2011
  • 최근 주변 장치의 성능은 사용자들이 요구하는 멀티미디어 데이터를 충족하기 위해 급속히 증가하고 있으며 고성능 장치에 실시간으로 데이터를 제공하기 위해 주변 장치의 인터페이스는 넓은 대역폭과 높은 전송속도가 필요하게 되었다. PCI Express는 고속의 직렬 전송 인터페이스로 이전의 PCI와 PCI-X와 상호 호환이 되는 인터페이스이다. 본 논문에서는 직렬 링크 방식의 주변 장치 통합 인터페이스 설계하였다. TC/VC 매핑 기법과 VC 중재 기법을 사용해 우선순위에 의한 패킷 전송이 가능하도록 하였고, 4개의 레인을 사용하여 패킷을 전송하도록 하였다. Verilog HDL을 사용하여 인터페이스를 설계하였고 이를 Modelsim으로 검증하였다. FPGA 검증은 Xilinx ISE와 SPARTAN XC3S400을 사용하였으며 합성은 Synopsys Design Compiler를 사용하여 검증하였다.