Design of General Peripheral Interface Using Serial Link

직렬 링크 방식의 주변 장치 통합 인터페이스 설계

The performance of peripheral devices is improving rapidly to meet the needs of users for multimedia data. Therefore, the peripheral interface with wide bandwidth and high transmission rate becomes necessary to handle large amounts of data in real time for multiple high-performance devices. PCI Express is a fast serial interface with the use of packets that are compatible with previous PCI and PCI-X. In this paper, we design and verify general peripheral interface using serial link. It includes two kinds of traffic class (TC) labels which are mapped to virtual channels (VC). The design adopts TC/VC mapping and the scheme of arbitration by priority. The design uses a packet which can be transmitted through up to four transmission lanes. The design of general peripheral interface is described in Verilog HDL and verified using ModelSim. For FPGA verification, Xilinx ISE and SPARTAN XC3S400 are used.We used Synopsys Design Compiler as a synthesis tool and the used library was MagnaChip 0.35um technology.

최근 주변 장치의 성능은 사용자들이 요구하는 멀티미디어 데이터를 충족하기 위해 급속히 증가하고 있으며 고성능 장치에 실시간으로 데이터를 제공하기 위해 주변 장치의 인터페이스는 넓은 대역폭과 높은 전송속도가 필요하게 되었다. PCI Express는 고속의 직렬 전송 인터페이스로 이전의 PCI와 PCI-X와 상호 호환이 되는 인터페이스이다. 본 논문에서는 직렬 링크 방식의 주변 장치 통합 인터페이스 설계하였다. TC/VC 매핑 기법과 VC 중재 기법을 사용해 우선순위에 의한 패킷 전송이 가능하도록 하였고, 4개의 레인을 사용하여 패킷을 전송하도록 하였다. Verilog HDL을 사용하여 인터페이스를 설계하였고 이를 Modelsim으로 검증하였다. FPGA 검증은 Xilinx ISE와 SPARTAN XC3S400을 사용하였으며 합성은 Synopsys Design Compiler를 사용하여 검증하였다.