• 전기전자학회논문지
• /
• 제18권1호
• /
• pp.119-127
• /
• 2014

본 논문에서는 MEMS(Micro Electro Mechanical System) 가속도센서를 위한 CMOS readout 회로를 설계하였다. 설계된 CMOS readout 회로는 MEMS 가속도 센서, 커패시턴스-전압 변환기(CVC), 그리고 2차 스위치드 커패시터 ${\Sigma}{\Delta}$ 변조기로 구성된다. 이들 회로에는 저주파 잡음과 오프셋을 감소시키기 위한 correlated-double-sampling(CDS)와 chopper-stabilization(CHS) 기법이 적용되었다. 설계 결과 CVC는 150mV/g의 민감도와 0.15%의 비선형성을 갖는다. 설계된 ${\Sigma}{\Delta}$ 변조기는 입력전압 진폭이 100mV가 증가할 때, 출력의 듀티 싸이클은 10%씩 증가하며, 0.45%의 비선형성을 갖는다. 전체 회로의 민감도는 150mV/g이며, 전력소모는 5.6mW이다. 제안된 회로는 CMOS 0.35um 공정을 이용하여 설계하였고, 공급 전압은 3.3V이며, 동작 주파수는 2MHz이다. 설계된 칩의 크기는 PAD를 포함하여 $0.96mm{\times}0.85mm$이다.

• 한국전자파학회논문지
• /
• 제21권2호
• /
• pp.202-207
• /
• 2010

본 논문에서는 개방 루프 형태를 지닌 다중 분할 링 공진기를 이용하여 0.13 um CMOS 공정에서 전압 제어 발진기의 설계 및 제작을 통해 위상 잡음 특성을 개선하였다. CMOS LC 공진기를 이용한 기존의 전압 제어 발진기와 비교했을 때, 본 논문에서 제안한 CMOS 전압 제어 발진기의 보다 큰 결합 계수를 통하여 Q-factor의 향상을 얻을 수 있었고, 이로 인해 전압 제어 발진기의 위상 잡음의 특성을 개선할 수 있었다. 개방 루프 다중 분할 링 공진기를 이용하여 제안된 전압 제어 발진기의 위상 잡음은 1 MHz 오프셋에서 -99.67 dBc/Hz의 특성을 나타내었다. 기존의 CMOS LC 전압 제어 발진기에 비해 약 7 dB의 위상 잡음 개선 특성을 얻을 수 있었고, 발진 주파수는 24 GHz이며, 0.13 um CMOS 공정을 통해 $0.7\;mm{\times}0.9\;mm$의 크기를 가지고 있다.

• 한국통신학회논문지
• /
• 제30권6A호
• /
• pp.488-498
• /
• 2005

유럽의 Eureka-147에 기반을 둔 DAB(Digital Audio Broadcasting) 서비스를 한 단계 더 발전시킨 형태인 DMB(Digital Multimedia Broadcasting) 서비스는 지상파 DMB 서비스와 위성 DMB 서비스로 구분된다. 이 중 위성 DMB 서비스는 휴대용 수신기나 차량용 수신기를 통하여 다채널 멀티미디어 방송을 시청할 수 있는 새로운 개념의 위성 방송 서비스이다. 본 논문에서는 COFDM(Coded Orthogonal Frequency Division Multiplexing)에 기반을 둔 시스템 A 방식 위성 DMB 시스템의 링크 레벨 성능을 고찰한다. 비선형 특성에 민감한 OFDM 방식을 이용함에 따라 비선형 HPA(High Power Amplifier)가 시스템에 미치는 영향을 분석하고, 이에 대하여 Back-off를 고려한 링크 레벨 시뮬레이션을 수행함으로써, 적절한 back-off 값을 결정한다. 또한 위성 DMB 시스템 A에 적합한 동기화 기법에 대하여 분석 및 검증하고 시간 및 주파수 오프셋의 영향을 고려한 링크 레벨 성능을 분석함으로써 위성 DMB 시스템 A 방식에 대한 전반적인 링크 레벨 성능을 검증한다.

• 한국통신학회논문지
• /
• 제31권7C호
• /
• pp.735-742
• /
• 2006

본 논문에서는 IEEE 802.16e OFDMA(Orthogonal Frequency Division Multiplexing-FDMA) TDD(Time Division Duplexing) 시스템 단말 수신기의 입력 신호에 대하여 DC 오프셋 보상, 자동 주파수 조정, 자동 이득 조정을 수행하는 DFE(Digital Front End)의 동작 원리와 Fixed-point 설계 방법에 대하여 설명하고, DFE의 성능을 ITU-R M. 1225 Veh-A 60km/h 채널 환경에서 시뮬레이션 결과를 통해 분석한다. DFE의 Fixed-point 설계시, 시스템의 성능에 영향을 주지 않는 범위 내에서 연산을 통해 출력되는 bit의 크기를 줄임으로서때 H/W 동작의 복잡도를 줄이고, Acquisition time과 안정도 간의 Trade-off를 고려하여 Loop Filter를 설계함으로서 DFE 의 Fixed-point 설계를 최적화 한다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.87-95
• /
• 2014

본 논문에서는 이중 채널 CIS(CMOS Image Sensor) 인터페이스를 위한 수신기 설계에 대해서 기술한다. 두 채널은 각각 CTLE(Continuous-Time Linear Equalizer)를 포함하며 샘플러, 병렬 변환기 그리고 clocking 회로로 구성되어 있다. Clocking 회로는 PLL, PI, CDR을 포함한다. CDR은 PI 기반이며 OSPD(Over Sampling Phase Detector)와 FSM(Finite State Machine)을 추가하여 빠른 락 소요 시간과 지연 시간, 향상된 jitter tolerance를 갖도록 하였다. CTLE는 3 GHz에서 -6 dB 손실을 갖는 채널의 ISI(Inter Symbol Interference)를 제거하며 CDR은 8000 ppm 이하의 주파수 오프셋에 대해 1 baud period 이내의 빠른 락 소요 시간을 갖는다. 65 nm CMOS 공정을 이용하여 설계하였으며 eye diagram에서 최소 368 mV의 전압 마진과 0.93 UI의 시간 마진을 갖는다.

• 한국전자파학회논문지
• /
• 제10권1호
• /
• pp.99-108
• /
• 1999

본 논문에서는 LMDS(Local Multipoint Distributed Services) 시스템의 역방향 채널에서 TDMA(Time D Division Multiple Access) 방식으로 ATM(Asynchronous Transfer Mode) 셀을 효율적으로 전송하기 위해 전치부호를 줄일 수 있는 블록복조 알고리즘을 적용한 $\pi$/4 QPSK 변복조 방식 시스댐을 제안하고. 블록복 조의 동기성능을 향상시키기 위해 새로운 반송파 동기회로를 설계하였다. 제안한 블록동기복조 알고리즘을 적용한 $\pi$/4 QPSK 변복조 방식 시스템은 LMDS 환경에서 ATM 셀 단위의 버스트 데이터로 반송파 위상동 기. 심별 타이밍 동기, 슬롯 타이밍 동기 등을 수행할 때 전치부호를 아주 적게 사용하므로 효율적인 프레임 전송을 얻어질 수 있도록 하고 있다. 본 논문에서 제안한 블록동기복조 알고리즘을 적용한 $\pi$/4 QPSK 변복 조 방식 시스템을 모의설험을 통하여 분석한 결과. 페이딩 환경에서 심벌 타이멍 옹기, 주파수 오프셋, 반송 파 위상동기할 때 전치부호를 아주 적게까지 줄이더라도 좋은 성능을 발휘함을 확인할 수 있었다.

• 한국전자통신학회논문지
• /
• 제6권1호
• /
• pp.7-12
• /
• 2011

본 논문은 1 V 미만의 전원 전압에서 저 위상잡음을 갖는 발진 신호의 발생에 적합한 차동 콜피츠 전압제어 발진기 (VCO: Voltage Controlled Oscillator) 회로를 제안한다. 제안된 회로는 전류원으로 인덕터를 사용함으로써 1 V 미만의 전원 전압에서 저 위상잡음의 발진을 보다 용이하게 한다. 공진기 손실을 보다 줄이기 위하여 단일 콜피츠 발진기의 두 개의 궤환 커패시터 중의 하나를 바렉터 (varactor)로 대체하였다. $0.18{\mu}m$ RF CMOS 기술을 사용하는 포스트 레이아웃 (post-layout) 시뮬레이션 결과는 0.6 V에서 0.9 V 사이의 전원 전압에서 제안된 회로가 1MHz 오프셋 주파수에서 나타내는 위상잡음은 널리 알려진 교차 결합 전압제어 발진기의 위상잡음보다 적어도 7 dBc/Hz 이상 낮음을 보여준다.

• 전자공학회논문지
• /
• 제53권9호
• /
• pp.67-74
• /
• 2016

본 논문에서는 다중 직교 부반송파 변조 기반의 새로운 UHF RFID 통신 시스템을 제안한다. 태그 송신-리더 수신 통신에서는 4 부반송파를 이용하여 1.6 Mbps까지 전송속도를 향상시킬 수 있다. 회로의 복잡도 증가를 억제하면서도 전송 속도를 향상시키기 위해서, 태그는 부반송파로서 구형파를 사용하고 각 부반송파는 각각의 부하변조기를 이용한다. 다중 직교 부반송파 기반의 변조 방식을 사용하였기 때문에 제안한 통신 방식은 기존의 UHF 대역 RFID 규격을 만족한다. 리더는 OFDM 복조기를 사용한다. 태그가 리더의 CW 반송파를 역산란하므로 리더 복조기에는 반송파 주파수 오프셋 보정회로는 필요하지 않다. 실험에서는 개발 시스템은 10.8 dB의 잡음 밀도당 비트에너지 비에서 10-5의 비트오율 성능을 가짐을 보인다.

• 전자공학회논문지
• /
• 제53권9호
• /
• pp.54-61
• /
• 2016

본 논문에서는 6 Gbps 고속 double data rate(DDR) 인터페이스를 위한 기준 전압 발생기와 선형 등화기를 포함하는 단일 종단 수신기를 제안한다. 제안하는 단일 종단 수신기는 낮은 전압 레벨의 입력 신호에 대해 전압 이득을 증가시키기 위해 공통 게이트 증폭기를 사용한다. 저주파의 이득을 줄이고 고주파 피킹 이득을 발생시키는 연속 시간 선형 등화기가 공통 게이트 증폭기에서의 구현을 위해 제안된다. 또한, 공통 게이트 증폭기의 오프셋 노이즈를 줄임으로 전압이득을 극대화하기 위해 기준 전압 발생기가 구현된다. 제안하는 기준 전압 발생기는 디지털 평준화 기법에 의해 2.1 mV의 해상도로 제어된다. 제안된 단일 종단 수신기는 공급전압 1.2 V의 65 nm CMOS 공정에서 설계되었으며 6 Gbps의 동작속도에서 15 mW의 전력을 소모한다. 설계된 등화기는 저주파에서의 이득 대비 3 GHz 주파수에서의 피킹 이득을 5 dB 이상 증가시킨다.

• 한국인터넷방송통신학회논문지
• /
• 제14권1호
• /
• pp.1-6
• /
• 2014

최근 OFDM시스템의 부반송파의 묶음을 각각 다른 사용자에게 할당하는 다중접속 기법인 OFDMA 기법이 멀티미디어 통신의 무선 다중 접속 능력 때문에 큰 주목을 받고 있다. 기존의 OFDM 통신 시스템에서 채널을 통과한 수신신호를 복조할 때 여러 가지 방법을 사용하는데, 채널을 통과할 때 CFO(carrier frequency offset)와 샘플링을 할 때 SFO(sampling frequency offset)이 생기게 된다. 이러한 주파수 오프셋 때문에 복조를 할 때 정확한 신호를 검출 할 수 없게 된다. 본 논문에서는 다중 사용자 환경인 OFDMA에서 이 CFO와 SFO에 대한 영향력을 감소하는 방법을 제시한다. 또한 CFO로 인하여 MUI(multi user interface)가 생기는데 이는 서로 다른 사용자들 간의 간섭으로 인해 생기는 것으로 일종의 잡음(nosie)라고 볼 수 있다. 이 MUI에 관한 것을 재귀적인 알고리즘을 사용하여 상쇄(cancellation)하고 또 CFO와 SFO에 대한 값을 추정하고 최소화하여 기존의 CFO와 SFO가 일어난 OFDM의 신호에 대한 검출보다 더 좋게 검출을 할 수 있는 알고리즘을 제안한다.