• 한국통신학회논문지
• /
• 제41권1호
• /
• pp.80-82
• /
• 2016

본 논문에서는 WPAN에서 초저전력 무선 통신을 지원하기 위한 대표적인 변/복조 기술 후보인 GOOK와 GFSK 방식의 성능을 평가한다. 성능 평가를 위해 각 변/복조 방식의 송수신 시스템 모델을 제시한 후 해당 시스템 모델에 기반한 모의실험을 진행한다. 모의실험을 통해 GOOK 방식이 GFSK 방식 대비 전력 스펙트럼 밀도의 대역외 방사에서 약 15 dB의 이득을 획득하며 또한 주파수 오프셋에 따른 BER 성능 열화에 강인한 특성을 지님을 확인할 수 있다.

• 한국ITS학회 논문지
• /
• 제7권4호
• /
• pp.76-85
• /
• 2008

본 논문에서는 TETRA 단말기용 800 MHz 대역 1 W급 cartesian feedback 선형전력증폭기를 설계 및 제작하였다. 200 kHz 협대역을 갖는 TETRA 신호를 증폭 시, cartesian feedback 선형화기를 통해서 ${\pm}25$ kHz 오프셋 주파수에서 30 dBc 이상의 전력증폭기 선형성을 개선하였다. 선형화의 성능은 I/Q 신호간의 이득과 위상의 불일치 및 DC offset 성분에 의해서 영향을 받음을 알 수 있으며 이러한 문제를 보상 시 선형화를 극대화 할 수 있음을 알 수 있었다. Cartesian feedback 선형화기는 협대역 QAM 신호의 선형화 기술로 적합함을 확인하였으며 이를 이용하여 다른 변조방식을 갖는 신호들의 선형화방법으로도 적용 가능하다.

• 한국전자파학회논문지
• /
• 제24권3호
• /
• pp.219-232
• /
• 2013

본 논문에서는 손과 같은 물체가 안테나에 접근하였을 때 이탈된 공진 주파수와 임피던스를 자동으로 복원하여 무선기기의 송수신 성능을 항상 최적의 상태로 유지하도록 할 수 있는 UHF 특정 소출력 무선주파수 대역(425 MHz)의 소형 마이크로스트립 안테나를 설계, 제작하였다. 반파장 마이크로스트립 방사체의 양쪽 끝단을 접지면 쪽으로 폴딩하여 소형화하고, 역시 방사체와 접지면 사이에 바랙터 다이오드에 의한 캐패시턴스를 장하한 다음, 각각 역바이어스 전압 조절에 의한 용량을 비대칭적으로 변화시킴으로써, -30 dB 이하의 일률적인 반사 손실을 유지하면서 395 MHz에서 455 MHz까지 연속적인 공진 주파수 조절이 가능한 전압 제어 안테나를 설계하였다. RF 모듈로부터 시험 신호를 안테나에 송출하여, 부정합에 의해 안테나로부터 되돌아 온 반사 신호 레벨을 RSS(Receive Signal Strength) 검출 회로와 오프셋 증폭기를 통하여 마이크로콘트롤러에 입력하고, 그 레벨이 최소가 되도록 안테나의 바이어스 전압을 자동 조절하는 펌웨어를 설계, 시스템을 완성하여 시험한 결과, 손, 금속판, 유전체 등의 물체를 접근시켰을 때 틀어졌던 안테나의 특성이 수 초 이내에 완전하게 복원됨을 확인하였다.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.174-179
• /
• 2013

이 논문에서는 multiple split ring resonator(MSRRs)와 로딩된 스위치드 제어부를 이용하여 2개의 전송영점을 가지는 대역통과 여파기를 설계하였다. 높은 선택도와 칩 사이즈의 초소형화를 위해 비대칭의 급전 선로를 도입하여 통과 대역 주위에 위치한 전송 영점 쌍을 생성하였다. Cross coupling 또는 source-load coupling 방식을 이용한 기존의 여파기와 비교해보면 이 논문에서 제안된 여파기는 단지 2개의 공진기만으로 전송 영점을 생성하여 높은 선택도를 얻었다. 여파기의 선택도와 민감도(삽입 손실)를 최적화하기 위해 비대칭 급전 선로의 위치에 따른 전송 영점과 삽입손실의 관계를 분석하였다. 통과 대역 주파수의 가변과 30dBm 정도의 고 출력 신호를 처리하기 위해 MSRRs의 최 외각 링에 MIM 커패시터와 stacked-FET으로 구성된 SOI-CMOS 스위치드 제어부가 로딩되어 있다. 스위칭 트랜지스터의 전원을 켜고 끔으로써 통과 대역 주파수를 4GHz로부터 5GHz까지 이동시킬 수 있다. 제안된 칩 여파기는 0.18-${\mu}m$ SOI CMOS 기술을 이용함으로써 높은 Q를 가지는 수동 소자와 stacked-FET의 집적을 가능하게 만들었다. 설계된 여파기는 $4mm{\times}2mm$ ($0.177{\lambda}g{\times}0.088{\lambda}g$)의 초소형화 된 크기를 가진다. 여기서 ${\lambda}g$는 중심 주파수에서의 $50{\Omega}$ 마이크로스트립 선로의 관내 파장을 나타낸다. 측정된 삽입손실(S21)은 5.4GHz, 4.5GHz에서 각 각 5.1dB, 6.9dB를 나타내었다. 설계된 여파기는 중심 주파수로부터 500MHz의 오프셋에서 20dB이상의 대역외 저지 특성을 나타내었다.

• 전자공학회논문지SC
• /
• 제42권6호
• /
• pp.23-36
• /
• 2005

PLL은 통신을 포함한 여러 분야에서 광범위 하게 사용된다. 본 논문에서는 향상된 부스큐 지연 방식을 이용한 고속 VCO와 이를 이용한 PLL을 제안하였다. 제안한 VCO와 PLL은 0.18um CMOS 공정을 기본으로 하여 1.8V의 전원전압에서 동작 하도록 설계되었다. 제안한 VCO는 서브 피드백 루프를 패스 트랜지스터로 설계 하였으며, 이 패스 트랜지스터는 NMOS PMOS가 사용되어서 주파수 이득이 반대인 2개의 주파수 제어전압이 필요하게 되며, 이로 인해 우수한 잡음 성능을 가지게 된다. 또한, 이 서브 피드백 루프와 부 스큐 지연방식은 보다 높은 주파수를 생성하게 된다. 실제 제안한 회로의 검증을 위하여 7단의 링 구성의 VCO를 설계하였으며, 설계된 VCO는 $3.2GHz\~6.3GHz$로 동작하며, 1MHz 오프셋 주파수에서 -128.8dBc/Hz의 위상잡음성능을 가짐을 검증 하였다. 이때의 전원 전압은 1.8V이며 VCO의 소비 전류는 3.8mA이다. 그리고 제안한 VCO를 이용하여 설계된 이중 루프 필터 구조의 PLL이 5GHz 대역에서 안정적으로 동작함을 검증하였다. 따라서, 제안한 VCO가 고주파 대역읜 통신기기에서 LC 공진회로를 대체 할 수 있음을 보였다. 본 논문에서 제안한 회로는 0.18um TSMC 라이브러리를 기본으로 하여 설계 하였다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.63-73
• /
• 2015

본 논문에서는 특별한 보정기법 없이 채널 간 오프셋 부정합 문제를 최소화한 2채널 time-interleaved (T-I) 구조의 10비트 120MS/s 파이프라인 SAR ADC를 제안한다. 제안하는 ADC는 4비트-7비트 기반의 2단 파이프라인 구조 및 2채널 T-I 구조를 동시에 적용하여 전력소모를 최소화하면서 빠른 변환속도를 구현하였다. 채널 간에 비교기 및 잔류전압 증폭기 등 아날로그 회로를 공유함으로써 일반적인 T-I 구조에서 선형성을 제한하는 채널 간 오프셋 부정합 문제를 추가적인 보정기법 없이 최소화할 뿐만 아니라 전력소모 및 면적을 감소시켰다. 고속 동작을 위해 SAR 로직에는 범용 D 플립플롭 대신 TSPC D 플립플롭을 사용하여 SAR 로직에서의 지연시간을 최소화하면서 사용되는 트랜지스터의 수도 절반 수준으로 줄임으로써 전력소모 및 면적을 최소화하였다. 한편 제안하는 ADC는 기준전압 구동회로를 3가지로 분리하여, 4비트 및 7비트 기반의 SAR 동작, 잔류전압 증폭 등 서로 다른 스위칭 동작으로 인해 발생하는 기준전압 간섭 및 채널 간 이득 부정합 문제를 최소화하였다. 시제품 ADC는 고속 SAR 동작을 위한 높은 주파수의 클록을 온-칩 클록 생성회로를 통해 생성하였으며, 외부에서 duty cycle을 조절할 수 있도록 설계하였다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.69LSB, 0.77LSB이며, 120MS/s 동작속도에서 동적 성능은 최대 50.9dB의 SNDR 및 59.7dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.36mm^2$이며, 1.1V 전원전압에서 8.8mW의 전력을 소모한다.

• 지구물리와물리탐사
• /
• 제2권1호
• /
• pp.33-42
• /
• 1999

천연가스 저류층의 부존 특성을 파악하는데 주로 이용되고 있는 AVO 및 복소분석법을 파쇄대와 같은 지반환경의 주요 불연속면에 적용하는데 그 초점을 두었다. 연구에 이용된 시험자료는 수평 파쇄구조에 대하여 일반화된 맥스웰체 근사법을 적용한 점탄성매질에서의 수치모형자료이다. 수평 파쇄구조에 대한 AVO분석에서 반사 P파의 특성은 지하매질의 음향 임피던스 차이와 기하학적 계수인 오프셋에 따라 다양하게 나타나며 구배중합 단면도 및 오프셋조절 중합단면도에서 효과적으로 해석되는데, 입사각이 커질수록 진폭이 감쇠되는 특성을 보인다. 중합자료에 대한 복소트레이스 플롯(순간진폭, 순간주파수, 순간위상)에서 파쇄대의 상$\cdot$하부 경계는 강한 진폭과 동일한 위상으로 특징 지워지며, 파쇄대 구간 및 직하부는 저주파 특성을 보인다. 파쇄대와 주위 매질의 Q-대비에 따라 다르게 나타나는 진폭감쇠와 파형분산은 역 Q-필터링으로 효과적으로 보상되었다.

• 한국통신학회논문지
• /
• 제30권10A호
• /
• pp.922-929
• /
• 2005

본 논문에서는 직접대역 확산 통신 기법을 사용하는 이동통신 시스템에서 하향링크상의 무선신호를 이용하여 오버헤드 채널상의 정보를 취득하고 이 정보를 이용하여 파일롯 채널을 생성함으로써 기지국 간 하드핸드오프를 가능하게 하는 적응형 파일롯 비콘 장치를 제안한다. 본 적응형 파일롯 비콘 장치는 무선 신호 중에서 파일롯 채널 만을 선별하여 생성 및 전송하므로 상대적으로 낮은 전력으로 서비스가 가능하며, CDMA 수신부에서 하향링크상의 파일롯 채널로부터 기지국의 시간동기 및 주파수 동기를 획득하여 장치의 오프셋을 보정하므로 GPS에 의한 시간동기가 필요하지 않으며 기지국 순방향 신호의 수신이 가능한 임의의 장소에 설치가 가능한 장점이 있다. CDMA수신기에서 하향링크 파일롯 신호를 탐색하는 파일롯 서처는 FPGA와 DSP를 이용하며, FPGA에서 구현된 파일롯 서처는 초기동기 획득용으로 사용되곤 DSP에서 구현되는 파일롯 서처는 비콘장치의 클럭과 기지국 장치의 클럭사이에 발생하는 오프셋 오차를 보정하는 역할을 수행한다. 적응형 파일롯 비콘 장치의 CDMA 송신부는 CDMA 수신부에서 취득한 파일롯 채널의 시간정보인 타임오프???V을 이용하여, 기지국에 동기된 하향링크 파일롯 신호를 생성한다. FIR필터를 통하여 출력된 1차 중간주파신호는 RF모듈웨서 상향변환된 후 고출력증폭기와 안테나를 통하여 방사하게 된다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.80-87
• /
• 2013

저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 정극성 전류 컨베이어(positive polarity current-conveyor : CCII+)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설계하였다. 이 IA는 두 개의 CCII+, 세 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp)로 구성된다. 동작 원리는 두 입력 전압의 차가 전압 및 전류 폴로워(follower) 사용되는 두 개의 CCII+에 의해 각각 동일한 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항기와 귀환 저항기를 통과시켜 출력 전압을 구하는 것이다. IA의 동작 원리를 확인하기 위해 AB급 CCII+를 설계하였고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 CCII+를 사용한 전압 폴로워는 ${\pm}$4V의 선형범위에서 0.21mV의 오프셋 전압을 갖고 있었다. IA는 1개의 저항기의 저항값 변화로 -20dB~+60dB의 이득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 400kHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ${\pm}$5V 공급전압에서 130mW이였다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.59-67
• /
• 2016

저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 완전-차동 선형(fully-differential linear operational transconductance amplifier : FLOTA)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설계하였다. 이 IA는 한 개의 FLOTA, 두 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp로 구성된다. 동작 원리는 FLOTA에 인가되는 두 입력 전압의 차가 각각 동일한 차동 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항기와 귀환 저항기를 통과시켜 단일 출력 전압을 구하는 것이다. 제안한 IA의 동작 원리를 확인하기 위해 FLOTA를 설계하였고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 FLOTA를 사용한 전압-전류 특성은 ${\pm}3V$의 입력 선형 범위에서 0.1%의 선형오차와 2.1uA의 오프셋 전류를 갖고 있었다. IA는 1개의 저항기의 저항 값 변화로 -20dB~+60dB의 이득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 10MHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ${\pm}5V$ 공급전압에서 105mW이였다.