• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권11호
• /
• pp.801-805
• /
• 2009

하드웨어 기반 동적 전압 및 주파수 제어 시스템은 전역 비동기 지역 동기 시스템 설계 방식을 이용하여 동종의 멀티 코어 혹은 이종의 멀티 코어 시스템을 저전력으로 설계하기 위한 핵심 기술 중의 하나이다. 본 논문에서 하드웨어 기반 동적 주파수 제어 시스템의 FPGA 프로토타입 설계를 위해서 동적 주파수 제어기를 제안하고, 이를 FIFO 기반 멀티코어를 이용한 소프트웨어 정의 무선 설계와 네트워크 온 칩 기반의 하드웨어 HPEG2 인코더 설계에 적용하였다. 기존의 단일 주파수 시스템에 비해서 소프트웨어 정의 무선 설계의 경우 성능이 5.9% 하락하였지만, 전력소모는 78% 감소하였다. MPEG2 인코더 설계의 경우에 성능은 0.36% 하락하고 전력소모는 29.1% 감소하였다.

• 대한전자공학회논문지SP
• /
• 제47권3호
• /
• pp.81-86
• /
• 2010

CORDIC (COordinate Rotation DIgital Computer) 은 간단한 하드웨어로 벡터의 위상으로의 변환이나 회전 등의 위상 연산을 할 수 있으므로 OFDM 수신 시스템에서의 주파수 동기부를 설계할 때 효과적으로 사용될 수 있다. 그러나 CORDIC 알고리듬에서 위상을 표현하는 방향 시퀀스 (direction sequence, DS) 가 선형적이지 않기 때문에 사용상의 많은 제약이 존재한다. 본 논문에서는 근사적 선형성을 지닌 LBDS (linearized binary direction sequence) 표현 방법을 제안하고, LBDS의 최대 위상오차에 대해 분석한다. 또한 DS로부터 LBDS로 변환하는 하드웨어와 그 역변환 하드웨어의 구조를 제안한다. LBDS를 채택하면 위상 추정, 주파수 오차 루프 필터링, 위상 보정 역회전 등 주파수 동기의 전 과정에 CORDIC과 일반적인 산술 연산기를 사용할 수 있다. T-DMB 복조기에 사용될 수 있는 22비트 LBDS에 대한 예도 기술된다.

• 대한전자공학회논문지SD
• /
• 제49권7호
• /
• pp.30-38
• /
• 2012

본 논문은 mmWave OFDM-기반 WPAN 시스템을 위한 패킷 검출과 주파수 옵셋 추정 및 보정 구조를 제안하고 성능 분석 결과를 보여준다. 패킷 검출 블록은 반복된 훈련 심볼의 자기상관 관계를 이용하고 상관된 값이 일정 문턱 값을 넘을 때 패킷 시작점을 검출하는데 사용된다. 적용한 자기상관 알고리즘 구조는 기존의 패킷검출에 사용한 알고리즘에 비해 간단하게 하드웨어를 구현 할 수 있다. 주파수 옵셋 추정 구조는 기존구조와는 다른 위상 천이 처리 블록, 하드웨어 사이즈를 줄여주는 내부비트 줄임 블록 및 look-up table의 사이즈를 줄인 주파수 옵셋 조정 블록을 설계하였다. 추정된 주파수 옵셋 값은 설계한 보정 블록을 통해 수신 신호를 보정함으로써 주파수 옵셋에 대한 영향을 줄일 수 있다. 설계 검증툴을 이용한 성능 분석 결과 제안된 구조는 하드웨어 구현복잡도가 감소함을 보여 주었고 기존구조에 비하여 게이트수가 감소함을 보였다. 따라서 제안된 구조는 OFDM-기반 WPAN 시스템의 초기 동기화 과정에 적용 될 수 있고 고속 저전력 WPAN칩에 사용 될 수 있다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 추계학술대회
• /
• pp.91-94
• /
• 2009

현재 여러 나라에서 유럽의 위성 전송 시스템인 DVB-S 표준을 적용한 위성방송이 실시되고 있다. 또한 HDTV와 같은 광대역 방송 서비스, 인터넷 서비스 제공을 위한 효율적인 위성링크 등의 필요성으로 인해 2세대 위성방송 표준인 DVB-S2 (Digital Video Broadcasting via stellite) 표준이 제정되었다. DVB-S2 수신기의 반송파 동기부는 대부분의 상용 DVB-S2 수신기에 사용되는 상용 부품으로 인한 상당히 큰 초기 반송파 주파수 오차(심볼속도 대비 20%)를 정확하게 추정하고 복구해야만 한다. 이런 이유로, 기존의 DVB-S2 수신기의 반송파 주파수 복구부는 많은 연산량을 필요로 하고 복잡한 하드웨어 구조를 가진다. 이에 본 논문에서는 기존의 반송파 주파수 복구부에 비해 성능의 열화가 없고, 간단한 구조를 가지는 견고한 반송파 주파수 복구부 방식을 제안하였다.

• 한국통신학회논문지
• /
• 제18권2호
• /
• pp.218-230
• /
• 1993

전력선을 통신선로로 이용시 전송신호는 전력선 채널특성인 주파수 선택적인 페이딩(fading)과 간섭 그리고 시변감쇠에 많은 영향을 받을 수 있다. 이러한 영향은 시변이며 임의의 주파수에서 일어나므로 예측하기 어렵다. 본 논문에서는 가정 혹은 소규모 사무실 내에서 비교적 저속 데이터를 안전하게 전송하는 전력선 모뎀을 구현하기 위해 대역확산 기법 중 실현이 비교적 용이하고 잡음 특성이 우수한 직접확산 방식을 적용하였다. 대역확산 기법을 적용할 경우 PN(pseudo noise)부호 발생회로와 복잡한 동기회로 등의 부가적인 하드웨어가 요구되지만, 본 논문에서는 이러한 하드웨어의 일부를 시스템 자체에 내장된 프로세서를 이용한 소프트웨어로 처리하였고, 복잡한 동기회로 대신 60 Hz의 전력신호를 이용한 간단한 동기 회로를 구성하였다. 구현된 동기회로는 대역확신 기법에 본질적인 동기획득 시간의 소요 문제를 제거할 수 있으며, 아울러 60 Hz의 전력신호 자체의 영교차 지터의 영향을 피하도록 설계되었다. 결과적으로 본 논문에서는 대역확산 기법을 적용하면서도 대역확산에 필요한 일부 하드웨어를 소프트웨어화함으로써 소형, 경량화를 이루며, 전력선 상에서 데이타를 안전하게 전송하는 전력선 모뎀을 구현하였다.

• 대한전자공학회논문지SP
• /
• 제45권5호
• /
• pp.118-125
• /
• 2008

이 논문에서 OFDM(Orthogonal Frequency Division Multiplexing) 시스템의 주파수 옵셋 동기화 블록의 효율적인 구조를 제안한다. 기존의 CORDIC(Coordinate Rotation Digital Computer)을 이용한 주파수 옵셋 동기화 블록들은 위상 추정을 위하여 CORDIC Vector 모드를 사용하고, 보상을 위하여 CORDIC Rotation 모드를 사용하고 있다. 이와 비교하여 제안구조는 Vector 모드만을 사용하고 Rotation 모드는 Divider로 대치하는 알고리즘이다. 제안된 방식을 사용함으로써 Rotation 모드를 사용해야 했던 기존의 방식보다 하드웨어 구현복잡도가 감소함을 구현을 통하여 검증하였다. 검증 Tool로 Design Compiler를 사용하였고 각 비교 구조 마다 동일한 Constraint를 적용하여 검증을 진행하였다. 제안구조에 대한 Front-End 칩 구현을 통하여 기존 구조에 비하여 22.1%의 gate count 감소를 보임으로써 저전력 통신용 칩에서 사용할 수 있음을 보였다.

• 한국통신학회논문지
• /
• 제34권10A호
• /
• pp.807-813
• /
• 2009

위성 트랜스폰더는 상향 링크 신호를 복원하여 신호처리를 수행 하고, 하향 링크를 통해 지상국으로 전송하기 위한 통신 시스템이다. 이때 고속 비행에 의해 발생하는 도플러 주파수 편이로 인한 주파수 추적 및 동기시스템이 필요하며, 이를 위해 아날로그 트랜스폰더 방식으로는 PLL (Phase Locked Loop)을 사용하여 수신시스템의 반송파 복원을 획득한다. 이러한 방식은 위성의 기능에 따라 PLL구조 및 Loop필터의 구조와 설계방식의 변경을 필요로 한다. 본 논문에서는 이러한 아날로그 트랜스폰더를 대체할 수 있는 디지털 방식의 반송파 복원방안을 제안하였다. 이러한 방식은 근거리통신 위성이나 심 우주용 통신 위성의 특성에 따른 회로설계 변경 없이 동일한 하드웨어 플랫폼에 소프트웨어 변경으로 최적의 동기화를 구현할 수 있다.

• 전자공학회논문지S
• /
• 제35S권10호
• /
• pp.34-41
• /
• 1998

본 논문에서는 155Mbps 급 ATM 고속위성 전송에 적합한 동기 요소기술을 제시하고 추적성능 개선을 위한 최적 알고리즘을 제안하였다. 이때 신호변조는 QPSK방식을 사용하였고 수신기는 버스트 모드로 동작함을 가정하였다. 이러한 점을 바탕으로 주파수동기(AFC), 위상동기(CR), 비트동기(STR)의 여러 요소기술 및 방식을 검토하고 문제점을 개선한 방안을 제시하였다. 또한 AWGN 채널 환경하에서 요구 심벌수, 정상상태 안정도, 그리고 하드웨어(H/W) 구현 난이도에 중점을 두어 제안한 각 동기 요소기술의 제반 성능평가를 수행하였다.

• 한국항행학회논문지
• /
• 제18권5호
• /
• pp.476-482
• /
• 2014

최근 다양한 센서를 활용하는 응용분야의 증가로, 가변전송률을 지원하는 무선 통신 시스템의 필요성이 증가하고 있다. 이를 위해 2.45 GHz 주파수 대역을 사용하는 IEEE 802.15.4 LR-WPAN 시스템이 보편적으로 활용되고 있으나, LR-WPAN 시스템은 250 kbps의 단일 전송률만을 지원하고 있어 다양한 센서 네트워크 시스템에 응용되기에는 한계가 존재한다. 따라서, 본 논문에서는 31.25 kbps, 62.5 kbps, 125 kbps의 가변 전송률을 지원할 수 있는 프리앰블 구조를 정의하고, 주파수 오프셋에 강인한 이중 상관알고리즘을 기반으로 저복잡도 특성을 갖는 시간 동기부의 하드웨어 구조를 설계하였다. 제안된 시간 동기부는 18.36 K의 logic slices 및 4개의 DSP48s로 합성되었으며, 기존의 구조 대비 각각 79.1%와 99.4%의 감소를 보였다.

• 대한전자공학회논문지TC
• /
• 제43권1호
• /
• pp.49-56
• /
• 2006

본 논문에서는 2003년 표준화된 저속, 저전력, 저가의 근거리 무선 통신망(WPAN, Wireless Personal Area Network)기술로서 유비쿼터스 센서 네트워크를 위한 IEEE 802.15.4 LR-WPAN 표준의 2.4GHz 대역의 물리계층에 대한 설계 및 검증에 관해 기술하였다. IEEE 802.15.4 LR-WPAN 표준에서 제시하는 주파수 tolerance 인 ${\pm}40ppm$을 만족하는 반송파 주파수 옵셋 보상 방법과 다양한 유비쿼터스 센서 네트워크 환경에 적절하게 반응하기 위한 임계값 재 설정 방법의 적응형 정합 필터에 기반한 심볼 동기부를 설계하였다. 본 논문에서 제안한 방법에 의해 동기를 위한 연산량이 i, q 위상에서 각각 1/l6으로 감소가 되었으며, 약 0.5dB의 성능 향상을 얻을 수 있었다. 하드웨어 구현은 verilog HDL을 사용하였고, FGPA를 이용한 테스트 보드를 통해 성능 검증을 수행하였다.