• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제2권2호
• /
• pp.59-66
• /
• 2013

본 논문에서는 임베디드 시스템에서 DSP를 위한 메모리 접근 변수의 저장 방법에 대한 최적화 ILP 알고리즘을 제안하였다. 본 논문은 0-1 ILP 공식을 이용하여 DSP 주소 생성 유닛의 메모리 변수 데이터 레이아웃을 최소화한다. 제약 조건을 기반으로 변수의 메모리 할당 여부를 식별하고, 변수가 지시하는 주소코드를 프로그램 포인터에 등록한다. 프로그램의 처리 순서가 프로그램 포인터에 선언되면, 해당 변수의 주소코드에 대한 자동증감 모드를 적용한다. 주소 레지스터에 대한 로드를 최소화하여 변수의 데이터 레이아웃을 최적화한다. 본 논문에서 제안한 알고리즘의 효율성을 입증하기 위하여 FICO Xpress-MP Modeling Tools을 이용하여 벤치마크에 적용하였다. 벤치마크 적용 결과, 기존의 선언적 주문 메모리 레이아웃보다 제안한 알고리즘을 적용한 최적의 메모리 레이아웃이 주소/수정 레지스터에 대한 로드 수를 감소시켰고, 주소코드의 접근을 줄임으로써, 프로그램의 실행 시간을 단축시켰다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 추계학술발표대회
• /
• pp.37-40
• /
• 2014

프로세서와 메모리 간의 속도 차이로 인해 메모리 시스템의 성능 향상이 프로세서의 성능을 높이기 위한 중요한 요인이 되었고, 이를 위해 캐시 미스율을 감소시키는 방법이 연구되고 있다. 데이터 프리페치는 캐시의 미스율을 감소시키는 기법 중 하나이며 실제로 최근 프로세서에서 메모리 시스템의 성능을 향상시키기 위해 사용된다. 데이터 프리페치를 효과적으로 수행하기 위해서 메모리 주소의 접근 패턴을 파악하는 것이 중요하며, 이를 위해 순차적으로 접근하는 경우, 한 종류의 1 보다 크거나 같은 간격(stride)으로 뛰면서 접근하는 경우, 다수의 간격이 규칙적으로 반복되며 접근하는 경우 등의 다양한 패턴을 찾는 프리페치 기법들이 등장했다. 본 논문에서 소개하는 다중 간격 프리페치의 경우, 메모리 공간을 메모리 주소의 일부 상위 비트를 통해 여러 개의 영역으로 나누고, 하나의 패턴을 하나의 영역 안에서만 학습하여, 다른 영역에 속한 메모리 주소 접근 시 현재 학습하는 패턴에 어긋나는 주소라고 여기기 때문에 학습을 방해하지 않도록 하였다. 그러나 이 방법은 영역의 크기보다 같은 패턴을 갖는 메모리 주소 스트림의 크기가 더 클 때, 접근 주소의 영역이 바뀜으로 인해 불필요한 학습을 추가적으로 해야 하는 문제점이 있다. 이에 본 논문에서 인접 영역 테이블(ART: Adjacent Region Table)을 이용하여 같은 패턴을 갖는 메모리 접근 스트림의 크기가 영역의 크기보다 클 경우, 기존의 학습된 패턴대로 프리페치를 수행할 수 있도록 하였다. 본 논문에서 제안한 알고리즘으로 실험한 결과, 기존의 다중 간격 프리페치보다 캐시 미스율을 약 6.7% 낮췄고, 시스템 전체의 성능의 지표인 IPC의 경우, 약 5.78% 높아지는 성능 향상의 결과를 얻었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (하)
• /
• pp.2341-2344
• /
• 2002

우편물량 처리에서 병목현상의 원인이 되고있는 수작업에 의한 순로구분 작업을 원활하고 신속하게 처리하며 집배원의 업무 부담을 경감시키기 위해 자동화가 시도되고 있다. 이러한 자동화된 순로구분기의 개발에 있어 순로구분에 필요한 주소 데이터 베이스를 관리하기 위해서는 각 배달지점에 대한 고유한 ID 부여가 필요하다. 따라서 본 논문에서는 아직 체계화되지 않은 한국 주소의 배달점 코드 설계 방안에 대해서 연구하였다. 먼저 해외 각국의 배달점 코드할당 방법을 알아보고, 배달점 코드의 기본 정의 및 설계 방향을 제시한다. 그리고 각 주소의 고유한 배달점 코드를 설계하는데 있어 여러 가지 방안을 제시하고 각 대안별 장단점 및 설계 방법을 제시하였으며 적합한 설계 방안을 선정하였다. 또한 기존의 주소체계뿐만 아니라 도입 예정인 새주소 체계와의 적합성도 고려하였다. 본 논문에서 제시한 우편번호 앞 3자리와 6자리의 일련번호를 연결한 배달점 코드가 현재의 한국 주소체계 뿐만 아니라 새주소 체계에도 적합할 것으로 판단된다. 마지막으로 몇 가지 적용 사례를 통한 제안한 방안들을 검증해 보았다.

• 한국컴퓨터정보학회논문지
• /
• 제17권11호
• /
• pp.1-10
• /
• 2012

본 논문에서는 16비트 Thumb 명령어 집합 구조를 개선하기 위하여 주소 지정 방식을 확장하는 기법을 제시한다. 제시된 방법의 핵심 아이디어는 사용 빈도가 낮은 명령어들의 레지스터필 드의 너비를 감소시키고 이를 통해 절약한 비트들을 이용하여 사용 빈도가 높은 명령어들에 새로운 주소 지정 방식을 도입하는 것이다. 제시된 기법은 16 비트 Thumb 구조의 상위 집합인 32비트 ARM 구조에서 사용되는 유용한 주조 지정 방식들을 채택한다. 데이터 리스트에 대한 접근 속도를 향상시키기 위하여 크기가 조정된 레지스터 오프셋 주소 지정 방식과 사후 인덱스 주소 지정 방식이 로드와 저장 명령어에 도입된다. 실험결과, 제시된 방법은 전통적인 방식과 비교하여 평균 8.5%의 성능을 향상시킨다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2006년도 춘계학술대회 학술발표 논문집 제16권 제1호
• /
• pp.103-106
• /
• 2006

모바일 애드 혹 네트워크(Mobile Ad-hoc Network)는 기반 통신시설의 도움 없이 노드들 간에 자율적으로 구성되는 무선 네트워크로 각 노드는 이동성 및 다른 노드에게 패킷을 전달하는 라우팅 기능을 가지고 있다. 현재까지 모바일 애드혹 네트워크의 주된 관심사는 경로설정 문제를 해결하는데 있었다. 모바일 애드혹 네트워크의 라우팅 프로토콜에서 노드에게 할당된 주소가 유일한 것으로 가정하여 사용하지만 경로설정에 앞서 모바일 애드 혹 네트워크에 참여하는 노드에게 어떤 방법으로 유일한 주소를 제공할 것 인가에 대한 연구가 필요하다. 특히 모바일 애드 혹 네트워크는 필요에 따라 노드들이 자발적으로 네트워크를 형성하여 데이터를 주고 받는 형태이기 때문에 노드들에게 동적으로 주소를 할당하는 문제는 매우 중요하다. 따라서 모바일 애드혹 네트워크가 외부망과 연결시 고정 IP을 부여하고 애드혹의 구성하는 노드이 이동성을 고려하여 노드들 간의 분산된 IP 주소 자동 할당 방법을 MIPv6 적용한 프로토콜을 제안한다. 또한 평가방법으로 이동성을 고려하여 네트워크의 크기를 노드의 수를 가지고 비교하여 모바일 애드혹 네트워크를 구성하는 노드의 수를 증가함으로 기존 연구와 비교평가를 위해서 시뮬레이션 환경을 구현하여 실험을 수행하였다. 실험 결과, 이 논문에서 제안한 방법을 사용하면 모바일 애드혹 네트워크의 크기가 커질수록 기존의 방법보다 주소할당 소요시간을 감소시킬 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 추계학술발표논문집 (하)
• /
• pp.1185-1188
• /
• 2000

NAT로 운영되는 private network에서 IP 전화 시스템을 지원하기 위해서는 caller 단말, gatekeeper 서버, callee 단말간에 교환되는 H.225.0 메시지와 H.245 메시지의 NAT 주소 변환이 동적인 방법으로 투명하게 이루어져야한다. 이를 위하여 본 논문에서는 NAT 가 탑재된 라우터와 gatekeeper 서버를 연동하는 구조를 제안한다. 제안한 방식은 gatekeeper 와 NAT 라우터 사이에 주소 변환을 위한 정보교환용의 channel 을 여는 단계, gatekeeper 가 외부 단말로 향하는 H.225.0, H245 메시지를 받았을 때 NAT 라우터에게 private 주소 정보를 알려주는 단계, NAT 라우터가 gatekeeper로부터 private 주소정보를 받았을 때 public 주소 정보를 할당하여 gatekeeper에게 알려주는 단계, gatekeeper가 할당받은 public 주소 정보를 반영하여 외부 단말로 향하는 H.225.0, H.245 메시지를 재생성하는 단계 마지막으로 호가 종료될 때 gatekeeper 가 NAT 라우터로부터 할당받은 NAT 자원을 반환하는 단계로 구성된다. 이러한 연동 구조를 사용함으로써 NAT 환경에서 H.323 개체들간의 signalling 메시지와 음성 데이터의 송수신을 보장할 수 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(A)
• /
• pp.566-569
• /
• 2011

플래시 메모리는 많은 장점들로 인하여 저장장치로써 각광을 받고 있다. 하지만 그런 장점들과 더불어 약점이 있기 때문에 이를 보안하기 위하여 많은 FTL 기법들이 연구되었다. FTL은 주소 변환 테이블을 플래시 메모리에 기록하고 SRAM에 유지해야 한다. 이것은 플래시 메모리의 용량이 급격하게 증가하면서 주소 변환 테이블의 크기도 함께 증가하여 비용상 문제가 되고 있다. 본 논문에서는 플래시 메모리를 관리할 때 페이지 기반 FTL 기법을 사용하여 데이터가 플래시 메모리에 어떤 위치던지 자유롭게 저장되게 함으로써 저장 효율을 높였다. 또한 SRAM의 크기를 줄이기 위하여 페이지 기반 주소 변환 테이블 전체를 SRAM에 올리는 것이 아닌 필요한 부분만 페이지 변환 캐시 에 올리고 나머지 주소 변환 테이블은 플래시 메모리에 로그블록 FTL 기법으로 기록하였다. 이러한 이중적인 FTL 기법을 적용함으로써 제안한 기법은 페이지 기반 DFTL 기법과 비교하여 반응 시간은 56.9% 감소하였고 SRAM의 사용량은 10% 정도로 유지하였다.

• 정보처리학회논문지C
• /
• 제11C권5호
• /
• pp.683-688
• /
• 2004

NAT(Network Address Translation)은 두 개의 연결된 네트워크에서 서로 다른 IP 주소영역을 사용할 수 있도록 해주는 아주 유용한 주소 변환 기술이다. 그러나 내장된 If주소를 갖지만 단대단 보안을 위해 IP 패킷을 암호화하는 IPsec과 같은 어플리케이션 환경에서는 주소변환에 이용할 수 없을 뿐만 아니라 매번 주소 변환을 수행하기 때문에 전반적인 주소변환처리 성능이 낮아지는 문제점을 가지고 있다. RSIP (Realm Specific Internet Protocol)는 이러한 문제를 해결하기 위한 대안 프로토콜이다. NAT과 RSIP 모두 내부와 외부 주소영역 사이에서 동작하는데 NAT는 내부망과 외부망 사이에 주소변환을 수행하여 외부망과의 통신에 사용하지만 RSIP는 라우팅 가능한 공인주소를 미리 할당하여 사용한다. 본 논문에서는 인트라넷 환경에서 사용될 수 있는 RSIP 게이트웨이를 설계 및 구현한 후 성능을 분석하였다. 성능분석결과 RSIP가 서버부하 및 네트워크 트래픽에 덜 민감하게 동작할 뿐만 아니라 고용량의 데이터 전송일수록 NAT보다 성능이 우수함을 확인하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (3)
• /
• pp.499-501
• /
• 2000

가상랜은 물리적 위치에 관계없이 마치 하나의 LAN에 연결되어 있는 것처럼 통신할 수 있는 구조로 브로드캐스트 도메인을 제한하여 대역폭 낭비를 감소시키고 전체 네트워크의 효율을 증가시킨다. Newbridge사는 IP서브넷의 주소를 가상랜과 매핑하여 ATM-LAN 스위치 망에서 3계층 가상랜을 구성하는 VIVID 시스템을 개발하였다. 이 시스템에서는 하나의 라우트 서버에서 주소 해석과 가상랜 구성 및 브로드캐스트 데이터 전송을 모두 담당하기 때문에 망의 규모가 커지게 되면 라우트 서버가 병목 지점이 될 수 있다. 이와 같은 문제점을 해결하기 위해 택할 수 있는 방법 중 한 가지는 다중의 라우트 서버를 두는 것이다. 본 논문은 VIVID 시스템에 여러개의 라우트 서버를 두는 구조로서 평면적인 구조와 계층적인 구조 두 가지를 제시하고 시뮬레이션을 통하여 각 구조의 특성을 비교 분석하였다. 시뮬레이션 결과, 브로드캐스트 세션의 길이와 브로드캐스트 세션 내에서의 브로드캐스트 데이터 프레임 발생 간격 등에 의해 제시한 두 가지 모델의 성능이 변하게 되며, 확장성과 데이터 전송의 효율성간에 서로 상쇄 효과가 있음을 볼 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.141-144
• /
• 2003

인터넷 사용자의 증가와 데이터 전송양이 폭발적으로 증가하면서, 네트워크에도 고속화 및 다기능화가 요구되고 있다. 또한, IPv4의 주소 부족 문제를 해결하기 위해 IPv6의 표준화가 진행 중인데, IPv4와 IPv6는 서로 다른 주소 체계를 사용하므로 상호 연동하기 위한 방안이 제공되어야 한다. 본 논문에서는 IPv4-IPv6 간 연동을 위한 메커니즘인 변환 방식과 터널링 방식에 모두 이용되고, 데이터의 고속 처리를 위해 프로토콜 듀얼 스택 중 3계층과 4계층을 하드웨어로 설계하였다. 특히, 3계층은 IP 기반의 고속 네트워크를 위해 듀얼 스택으로 구현함으로써 IPv4, IPv6 패킷을 단일 노드에서 처리할 수 있는 장점을 지닌다. 본 논문에서 제안한 네트워크 프로세서는 Verilog HDL을 이용하여 설계하였으며, 실제 네트워크 상의 패킷 정보를 볼 수 있는 Ethereal 프로그램을 이용하여 구한 테스트 벡터로 시뮬레이션 및 검증을 하였다.