• Title/Summary/Keyword: 정형 검증

Search Result 423, Processing Time 0.034 seconds

Requirements for Code-Based Model Checking for Embedded Software (임베디드 소프트웨어를 위한 코드 기반 모델 체킹 도구의 요구사항)

  • Lee Taehoon;Kwon Gihwon
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2004.11a
    • /
    • pp.327-330
    • /
    • 2004
  • 테스팅이 오류의 존재를 증명할 수 있는데 반해서, 정형 검증 기술은 시스템에 오류가 존재하지 않음을 증명할 수 있다. 모델 체킹은 이런 정형 검증 기술 중의 하나이다. 최근에 모델 체킹을 이용하여 코드를 자동으로 검증하려는 연구들이 많다. 하지만 이런 연구는 일반적인 환경에서의 검사만을 할 수 있다. 반면에 임베디드 소프트웨어는 실시간성, 외부 환경, 다중 스레드 등의 다양한 특성이 존재한다. 따라서 임베디드 소프트웨어와 같이 안전한 소프트웨어 시스템을 필요로 하는 환경을 위한 모델 체킹을 수행하기는 힘들다. 본 논문에서는 임베디드 소프트웨어에 대한 모델체킹 도구가 검증할 수 있어야 하는 실시간 시스템의 검증, 외부 환경에 대한 고려, 다중 스레드 시스템의 검증 등을 설명하고, 기존 도구들이 얼마나 만족하고 있는지 조사해본다.

  • PDF

Study on Specification Method for Model Checking in STATEMATE MAGNUM (STATEMATE MAGNUM 모델체킹을 위한 정형명세 기법 연구)

  • 김진현;안영아;장상철;이나영;최진영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.04b
    • /
    • pp.349-351
    • /
    • 2004
  • STATEMATE는 Statecharts로 시스템의 행위를 설계하는 도구이다. 근래 들어. STATEMATE MAGNUM은 설계 뿐 아니라 모델체킹을 이용한 정형검증의 기능을 가지고 있다. 모델체킹은 상태 기반의 설계명세 된 시스템을 시제 논리로 그 요구 명세를 기술하여 설계명세가 요구명세를 만족시키는지를 검증하게 된다. 하지만 설계명세가 큰 경우, 모델체킹 시 상태폭발을 일으켜 시스템을 검증하지 못하게 한다. 모델체킹의 상태 폭발을 줄이기 위해서는 기본적으로 모델체커의 알고리즘을 개선시키거나, 모델을 추상화시킨다. 본 연구에서는 모델을 추상화시키더라도 검증 결과에는 별 영향을 주지 않는 부분을 추상화하고, 검증 결과에 직접 적인 영향을 주는 부분을 상세 명세하는 기법을 적용하여 실시간 운영체제의 코드를 어떻게 검증을 하는지를 보여준다.

  • PDF

Formal Verification of I-Link Bus arbiter Protocol Using VIS (VIS를 이용한 I-Link Bus 중재 프로토콜의 정형검증)

  • Um, Hyun-Sun;Choi, Jin-Young;Han, Woo-Jong;Ki, An-Do
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2000.04a
    • /
    • pp.149-154
    • /
    • 2000
  • 시스템이 복잡해짐에 따라 현재 사용되고 있는 무작위적 테스트나 시뮬레이션은 프로토콜의 정확성을 확인하기에 충분하지 못하므로 보다 효율적이고 믿을 만한 검증 방법이 필요하다. 본 논문은 ETRI에서 개발한 디렉토리 기반 CC-NUMA시스템의 CCA(Cache Coherent Agent)보드 내부 버스인 I-Link(Inside Link) 버스의 중재 프로토콜을 정형 검증에 쓰이는 도구 중의 하나인 VIS(Verification Interacting with Synthesis)를 이용하여 검증한다. VIS는 Verilog 입력을 받는 도구이므로 개발 단계에서 만들어진 소스를 그대로 이용하여 검증하는 기법을 사용하였고 이를 통해 보다 정확한 명세와 검증을 할 수 있었다.

  • PDF

Extraction of Information for Executable Code Generation to Formal Specification (정형명세에 대한 실행코드 생성을 위한 정보 추출)

  • Ko, Hyun;Lee, Moon-Kun;Lee, Yon-Sik
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2001.10a
    • /
    • pp.355-358
    • /
    • 2001
  • 본 논문은 순환공학 환경에서 실시간 시스템 개발 및 검증을 위한 실행코드 생성기 구현과정에서 ATM(Abstract Timed Machine)으로 명세된 실시간 시스템에 대한 정형명세와 명세분석을 통해 생성된 SRL(Software Representation Language) 코드로부터 실행코드로의 변환을 위해 필요한 정보들을 명세하고 이들의 추출 방법을 제시한다. ATM정형기법을 적용하여 실시간 시스템 개발 및 검증을 위해서는 시스템 명세도구나 명세분석을 위한 분석기, 코드 생성기, 검증기 등과 같은 자동화 도구의 개발이 요구된다. 따라서, 본 논문에서는 순환공학 환경에서의 실시간 시스템의 효율적 개발 및 검증을 위하여 사용될 실행코드 생성기 구현을 위하여, 특정 물리적 환경에서의 실시간 시스템을 명세한 DoME/ATM 스크립트 코드에 대한 SRL 코드로의 변환 시 필요한 정보들을 추출하고, 이를 기반으로 SRL 분석기와 SRL 파스트리 생성기를 이용한 Ada 실행코드로의 변환 시 필요한 실행코드 모듈구조 및 실행구문, 코드 실행 우선순위 결정 둥과 같은 관련된 정보들의 추출 방법을 제시한다.

  • PDF

A Cadence SMV Based Formal Verification Method for Combinational Logics Written in Verilog HDL (Verilog HDL로 기술된 조합 논리회로의 Cadence SMV 기반 정형 검증 방법)

  • Jo, Seong-Deuk;Kim, Young-Kyu;Moon, Byungin;Choi, Yunja
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2015.10a
    • /
    • pp.1027-1030
    • /
    • 2015
  • 하드웨어 디자인 설계에서 초기 단계의 설계 오류 발견은 개발 비용 감소 및 설계 시간 단축 측면에서 그 효과가 매우 크다. 이러한 초기 설계 오류 발견을 위한 대표적인 방법으로는 정형 검증(formal verification)이 있으며, Cadence SMV(Symbolic Model Verifier)는 정형 검증을 위해 Verilog HDL(Hardware Description Language)을 SMV로 자동 변환 해주는 장점이 있지만, 사건 기반 구조(event based structures)의 sensitivity list에 대한 지원을 하지 않는 한계가 있다. 이에 본 논문에서는 Cadence SMV에서 디지털회로(digital circuit) 중 하나인 조합 논리회로(combinational logic circuit)를 sensitivity list가 고려된 검증이 가능하도록 하는 방법을 제안한다. 신뢰성 있는 실험을 위해 본 논문에서는 제안하는 방법의 일반적인 규칙을 도출하였고, 도출된 규칙이 적용된 SMV 파일을 생성하는 자동화 프로그램을 구현하여 실험하였다. 실험결과 제안한 방법을 적용한 경우 기존 Cadence SMV가 발견하지 못한 설계상의 오류를 발견할 수 있었다.

An Approach to Modeling and Verifying OSEK/VDX-based OS with C language (C 언어를 이용한 OSEK/VDX 기반 운영 체제의 모델링 및 검증 기법)

  • Chung, Yoohee;Park, Seongjun;Choi, Yunja
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2016.04a
    • /
    • pp.504-507
    • /
    • 2016
  • 내장형 소프트웨어의 검증은 운영체제와 응용 소프트웨어에 대해 동시적으로 수행되어야 한다. 선행연구에서는 운영체제를 정형적으로 모델링하고 이를 이용한 내장형 소프트웨어 안전성 검증 기법을 제안하였다. 본 연구에서는 선행 연구에서 Promela로 작성되었던 정형 모델을 참조하여 C 언어로의 변환 규칙을 정의함으로써 구현에 독립적인 모델을 작성하였다. 작성된 검증 모델을 CBMC 모델 체커로 검증한 결과 요구사항으로부터 도출된 35개의 안전성 속성 중 가변 속성을 제외한 21개에 대하여 21개를 모두 만족함을 입증하였다.

Security Improvement of Crisis Response Manual using Formal Methods (정형기법을 통한 위기대응 매뉴얼 신뢰성 향상)

  • Jeong, Kum-Taek;Lee, Hyuk;Seo, Suk;Choi, Jin-Young
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2010.11a
    • /
    • pp.280-282
    • /
    • 2010
  • 위기대응 매뉴얼은 지진, 태풍 등 상황에 적절하게 적용되며 신뢰성 있게 작동한다는 것이 보장되어야 한다. 따라서 위기대응 매뉴얼의 검증은 필수적이며, 이를 위해 본 논문에서는 정형기법 도구인 Statemate를 이용한 명세, 검증 및 신뢰성 개선방안을 제시한다. 모델체킹을 통해서 매뉴얼 사용자들의 임의적인 판단을 일의킬 수 있는 Non-Determinism과 대응 매뉴얼이 달성하고자 하는 목표의 도달여부에 대해 검증을 수행할 수 있으며, 이외에도 사용자가 원하는 검증 속성을 Temporal Logic으로 작성해서 검증할 수 있다. 또한 도구에서 지원하는 시뮬레이션을 통해 제한적이지만 조치내용의 적절성 여부와 추가적으로 발생 가능한 트리거를 찾음으로써 위기대응 매뉴얼의 신뢰성을 향상시킬 수 있다.

The Implementation of CCS Domain in PtolemyII (PtolemyII의 CCS 도메인 구현)

  • 황혜정;김일곤;최진영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2003.04a
    • /
    • pp.118-120
    • /
    • 2003
  • PtolemyII의 CSP 도메인은 병렬 시스템을 효과적으로 명세할 수 있는 프로세스 알제브라 언어인 CSP를 구현한 것이다. CCS도 프로세스 알제브라 언어로써 정형적으로 병렬시스템을 명세하고 검증할 수 있다. 이 두 언어는 비슷한 목적으로 가지고 개발되었으나 통신의 세부적인 부분의 개념에 있어서 차이가 존재한다. 특히 CCS 를 기반으로 하여 개발된 ACSR 의 경우 실시간 시스템을 정형적으로 명세하고 검증하기 위해 필요한 시간과 자원의 개념을 추가하였다. 본 논문에서는 ACSR 도메인을 PtolemyII에 구현하기 위한 단계적인 방법으로 CCS와 CSP의 차이점을 밝혀서, 기존의 CSP 도메인의 Rendezvous 알고리즘을 CCS 기반의 통신이 이루어 질 수 있도록 수정하여 PtolemyII에 CCS 도메인을 구현하였다.

  • PDF

A Study on the Translation Rule from SystemC to Blif-MV : SC2MV (내장헝 시스템 설계 언어인 SystemC로 부터의 Blif-MV 변환 규칙 연구)

  • 김민숙;안영정;방기석;최진영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.10d
    • /
    • pp.76-78
    • /
    • 2002
  • 내장형 시스템의 개발에 있어서 자원의 효율적인 활용과 정확한 설계를 위해 SystemC를 이용한 통합설계 방식이 많이 사용되고 있다. 하지만 시스템이 점점 복잡해 지면서 단순한 언어차원에서의 개발 뿐 아니라 개발 이전에 시스템의 정확성을 검증해야 할 필요성이 대두되었다. 이를 위해 정형기법 및 테스팅과 같은 방법을 사용하게 되었다. 본 논문에서는 SystemC로부터 정형기법 도구인 VIS의 입력 언어인 BLIF-MV로 자동 변환하는 알고리즘을 제시하고, SystemC 코드로부터의 자동 검증 방법을 제안하고자 한다.

  • PDF

Formal Design and Verification of MESI Protocol Designed by ESTEREL (ESTEREL을 이용한 MESI프로토콜의 정형 설계 및 검증)

  • 김민숙;김진현;최진영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.10c
    • /
    • pp.40-42
    • /
    • 2001
  • 캐쉬 일관성 프로토콜의 하나인 MESI 프로토콜은 다중 프로세싱 환경에서 각각의 프로세서와 메모리 사이의 데이터 일관성을 유지하기 위해 캐쉬, 메모리 등의 통신 개체들을 조정하는 일종의 규칙들 중 하나이다. 프로세서의 수가 많아지고 시스템이 복잡해 질 경우 MESI 프로토콜을 정확하게 설계하고 그 동작을 분석하기는 매우 어렵다. 본 연구에서는 정형기법 도구인 ESTEREL을 이용하여 MESI 프로토콜을 설계하고 그 동작의 안정성을 검증하여, 시스템의 정확성과 안정성을 보장하는 방법에 대해 논한다.

  • PDF