• Korean Journal of Materials Research
• /
• v.6 no.1
• /
• pp.3-11
• /
• 1996

대면적 정전 접합 장치를 고안 및 제작하여 Si과 glass를 정전 접합시켰다. 여러 온도에서 정전 접합 후 접합 면적을 측정하였으며 접합이 이루어진 경우 그 접합 면적이 90%를 넘었다. 접합시 전류를 측정하여 접합 강도와의 관계를 살펴보였다. 잔류 공공을 생성시키는 원인은 재료의 표면 거칠기 차이나 전극의 모양보다는 불순물 입자에 의한 것임이 밝혀졌고 같은 크기의 불순물 입자에 대한 공공의 크기는 접합 온도가 높을수록 감소하였다. 정전 접합에 미치는 불순물의 영향을 공공의 크기 및 불순물 입자의 크기를 측정하여 살펴보았다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.11a
• /
• pp.56.2-56.2
• /
• 2010

국부적 후면 전극(LBC)형성은 결정질 실리콘 태양전지에서 고효율과 저가화를 동시에 달성할 수 있는 기술이다. 후면 표면 passivation과 국부적 후면 전극 형성을 통해서 후면 재결합 속도를 낮출 수 있고 이를 통해 효율향상을 기대해볼 수 있다. 본 연구에서는 PECVD를 이용한 LBC(local back contact) cell의 후면 passivation 박막을 형성하였고 접합면적에 따른 전기적 특성을 분석해 보았다. LBC cell을 위한 후면 passivation 박막은 PECVD를 이용한 ONO박막을 사용하였고, 후면 opening 형성에 etching paste를 이용하였다. Opening size는 0.4mm,0.5mm,0.7mm로 형성하여 cell을 제작하고 효율을 분석하였다. 실험결과 opening size가 0.4mm일때 전극의 접촉면적이 15.96%, 0.5mm일때 10.22%, 0.7mm일때 5.17%로 형성됨을 확인할 수 있었다. Opening size가 0.4mm일 때 cell의 효율이 가장 우수함을 IQE 및 LIV 결과를 통해 확인 할 수 있었다. 결과적으로 접촉면적이 증가함에 따라 전극에서 수집되는 carrier의 양이 증가하고 셀 효율역시 향상됨을 확인 할 수 있었다.

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.1724-1725
• /
• 2011

본 논문에서는 LED 패키지의 방열문제를 해결하기 위해 FR4 PCB에 Via-hole을 형성함으로써 열전달 능력을 향상시키고자 하였다. 또한 FR4 PCB의 면적과 Via-hole 크기 및 수량을 변화를 주어 그에 따른 K-factor를 측정 하였으며 열 저항 특성을 분석하였다. 결과로서, Via-hole을 형성한 FR4 PCB의 경우 초기 면적이 증가함에 따라 열 저항 및 접합온도가 급격히 감소하는 특성을 보였으며 200 [mm2]에서 안정화 되는 특성을 보였다. 또한 PCB 면적 및 Via-hole을 형성함에 따라 광 출력이 최대 17% 향상 되었다. 따라서 접합온도 및 열 저항에 있어서 PCB면적의 증가 및 Via-hole을 구성함에 있어 열전달 능력을 향상시킬 수 있음을 확인하였다.

• Journal of the Korean Magnetics Society
• /
• v.11 no.5
• /
• pp.202-210
• /
• 2001

Spin dependent tunneling (SDT) junction devices of Ta/NiFe/Ta/NiFe/FeMn/NiFe/AlOx/CoFe/NiFe/Al with in-situ naturally oxidized Al barrier were fabricated using ion beam deposition and dc sputtering in UHV chamber of 10$^{-9}$ Torr. The maximum tunneling magnetoresistance (TMR) and the product resistance by junction (R$_{j}$ A) are 16-17% and 50-60 $\Omega$${\mu}{\textrm}{m}$$^2$, respectively. The values of TMR and (R$_{j}$ A) with field annealing were slightly increased. The TMR and (R$_{j}$ A) dependence versus the junction area size was observed. These results were explained by using sheet resistance effect of bottom electrode and spin channel effects.

• Proceedings of the KWS Conference
• /
• 1996.10a
• /
• pp.136-138
• /
• 1996

• Journal of Korea Society of Industrial Information Systems
• /
• v.19 no.2
• /
• pp.37-43
• /
• 2014

In this paper, we present the effect of forward current gain on emitter area in NPN transistors are used widely in the almost linear integrated circuits and integrated injection logic. Relations between forward current gain and emitter area were conformed with the simulation with examined calculation and experiments. At the same emitter length, as junction depth is increased, common emitter current gain is decreased. Ratio of Emitter bottom area comparing to side area increases, the emitter current gain is increased. The theory and simulation results were fitted in with the experimental data very well.

• Proceedings of the KIEE Conference
• /
• 2002.07c
• /
• pp.1615-1617
• /
• 2002

본 논문은 얇은 실리콘 산화막 트렌치를 이용하여 같은 항복 전압에서 면적을 줄이는 접합 마감(junction termination)을 제안하였다. 제안된 P+FLR(Floating Field Ring) 구조는 기존 P+ FLR구조에 비해 항복 전압 571 V에서 면적을 83 %로 감소시켜 접합 마감 특성이 개선되었다.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2003.11a
• /
• pp.72-75
• /
• 2003

솔더의 상호확산을 이용한 저온 칩 접합을 구현하기 위하여 $117^{\circ}C$의 공정 온도를 가지는 In과 Sn 솔더패드를 $25\;mm^2$의 접합면적에 형성하고 두 솔더의 융점 보다 낮은 온도인 $120^{\circ}C$에서 접합을 시행하였다. 30초의 반응시간에서도 접합이 이루어 졌으며 반응시간이 지남에 따라 두 솔더가 반응하여 혼합상을 형성하였다. 솔더패드 접합에서 접합부는 낮은 접속저항과 높은 접속강도를 가짐을 확인할 수 있었다. $40\;{\mu}m$의 극미세피치의 In, Sn 솔더 범프를 형성하여 접합부를 형성하였으며 daisy chain을 형성한 접합부를 이용하여 평균 $65\;m\Omega/bump$ 저항값을 얻을 수 있었다. 상온에서 시효후 $54\%$의 접속저항이 감소함을 확인할 수 있었다.

• Proceedings of the KIEE Conference
• /
• 2003.07c
• /
• pp.1917-1919
• /
• 2003

본 연구에서는 바이오 및 환경 분야에 적용 가능한 미세 유체소자 제작에 있어서 4" 유리 / 유리 웨이퍼접합을 시도하였으며, 접합결과 90%이상의 접합면적을 보였다. 접합된 샘플을 산 및 알카리 조건에 따른 인장시험결과 모든 조건에서 약 $2kgf/mm^2$ 이상의 접합강도를 보였으며 파괴는 접합면이 아닌 모재에서 발생되었다. 또한 미세유체소자 제작에 있어서 초음파를 이용하여 유리를 가공하였으며, 폭 $300{\mu}m$, 깊이 $200{\mu}m$의 미세채널을 제작하였다.

• Proceedings of the KAIS Fall Conference
• /
• 2001.11a
• /
• pp.169-172
• /
• 2001

다층 MEMS구조의 기초기판쌍 소재로 쓰일 수 있는 Si∥SiO₂/Si₃N₄∥Si 기판쌍의 직접접합 가능성을 확인하기 위해서 2000Å-SiO₂와 500Å-Si₃N₄층을 가진 직경 10cm의 실리콘 기판을 각각 친수성 및 소수성 표면세척을 하고 청정분위기에서 경면끼리 가접을 실시하였다. 가접된 기판쌍을 통상의 박스형 전기로를 이용하여 400, 600, 800, 1000, 1200℃ 범위에서 2시간 동안 가열하여 접합을 완료하였다. 완성된 기판쌍을 적외선분석기를 이용하여 접합면적을 확인하였고, 면도칼 삽입법으로 접합계면에너지를 측정하였다. 실험온도 범위 내에서 Si∥SiO₂/Si₃N₄∥Si 기판쌍은 1000℃ 이상에서 접합계면에너지는 2,344mJ/㎡을 나타냈으며, 이는 기존의 Si/Si의 동종접합기판쌍과 동등한 수준의 접합강도로서 부가가치가 큰 새로운 조합의 기판쌍 제조가 가능하였다.