

# 솔더재료의 확산을 이용한 미세피치 솔더\_bump 접합방법 (A Study on Low Temperature Fine Pitch Solder Bump Bonding Technique Using Interdiffusion of Solder Materials)

이민석, 이승현, 김영호

한양대학교 신소재공학부

## Abstract

솔더의 상호확산을 이용한 저온 칩 접합을 구현하기 위하여  $117^{\circ}\text{C}$ 의 공정 온도를 가지는 In과 Sn 솔더패드를 25  $\mu\text{m}$ 의 접합면적에 형성하고 두 솔더의 융점 보다 낮은 온도인  $120^{\circ}\text{C}$ 에서 접합을 시행하였다. 30초의 반응시간에서도 접합이 이루어 졌으며 반응시간이 지남에 따라 두 솔더가 반응하여 혼합상을 형성하였다. 솔더패드 접합에서 접합부는 낮은 접속저항과 높은 접속강도를 가짐을 확인할 수 있었다. 40  $\mu\text{m}$ 의 극미세피치의 In, Sn 솔더 범프를 형성하여 접합부를 형성하였으며 daisy chain을 형성한 접합부를 이용하여 평균  $65 \text{ m}\Omega/\text{bump}$  저항값을 얻을 수 있었다. 상온에서 시효후 54%의 접속저항이 감소함을 확인할 수 있었다.

## 1. Introduction

디지털 정보화 시대에 도래함에 따라 고성능 및 다양한 특성이 요구되는 전자소자들이 요구되고 있다. 이러한 경향에 발맞추어 높은 I/O 밀도와 고신뢰성, 우수한 전기적특성을 가지는 전자소자의 개발이 요구되어 진다<sup>1,2</sup>. 그러나 TAB, wire bonding 등 기존의 칩 접합 기술로는 위의 특성을 만족시키기에 어려움이 도래하여 새로운 플립 칩 접합기술의 필요성이 크게 증가하고 있다. 일반적으로 Pb-Sn 솔더를 이용한 플립 칩 기술은  $200^{\circ}\text{C}$  이상의 접속온도를 필요로 하므로 LCD, image sensor등의 온도에 민감한 소자 접속기술에 적용시 내부의 폴리머재료에 성능을 저하시킨다. 따라서 이에 적용가능한 저온 접합 기술의 개발이 반드시 필요하다<sup>3-5</sup>. 이 연구에서 순수한 두 금속의 상호확산으로 발생하는 융점 저하현상을 이용한 새로운 저온 접합방법을 제시하였다. 순수한 두 금속이 접합되면 상호 농도의 차를 구동력으로 하여 상호확산이 일어나게 되므로 접합부 계면에서부터 조성의 변화가 발생한다<sup>7</sup>. 따라서 Fig. 1의 In-Sn 상태도에서 볼수 있듯이 공정 조성으로 변화할수록 융점이 낮아지게 되어 두 순수한 금속을 완전히 용융하지 않고도 접합할 수 있다. 이번 연구에서는  $120^{\circ}\text{C}$ 의 공정 온도를 가지는 In/Sn 솔더계를 사용하여 접합가능성과 접합 강도 및 접속저항을 관찰하였으며 40  $\mu\text{m}$ 의 극미세피치 접합부를 형성하고 접속저항을 관찰하였다.




Fig. 1. In-Sn phase diagram<sup>6</sup>.

## 2. Experimental

접합가능성을 확인하기 위하여 Cu/Ti가 증착된  $20 \times 5$  mm의 Si coupon을 이용하였다. In과 Sn 솔더를 각각의 접합이 이루어지는 Si coupon의 중심에  $5 \times 5$  mm 크기로 형성하였으며 digital hot plate를 이용하여 0.5 N의 하중으로 120°C에서 접합하였다. 접합한 시편은 Fig. 2의 방법으로 접합강도와 접속저항을 측정하였다. 40  $\mu\text{m}$ 의 접합부의 형성과정을 Fig. 3에 나타내었다.  $\text{SiO}_2/\text{Si}$ , glass 기판 위에 형성한 Au(0.05  $\mu\text{m}$ )/Cu(2  $\mu\text{m}$ )/Ti(0.05  $\mu\text{m}$ )의 금속층을 이용하였다. 직사각형 형태의 금속패드는 사진식각공정과 습식에칭공정을 이용하여 형성하였다. 그후 thick PR(AZ<sup>R</sup>P-9260)을 이용하여 20  $\mu\text{m}$ 의 lift-off mask를 형성하였으며 열증발법을 이용하여 10  $\mu\text{m}$  높이의 In과 Sn 솔더 범프를 glass와  $\text{SiO}_2/\text{Si}$  기판위에 형성하였다. 25×50  $\mu\text{m}$  크기의 솔더범프는 안정된 구조와 미세피치에서의 alignment를 고려하여 금속패드를 덮을수 있도록 조금 더 크게 디자인되었다.  $\text{SiO}_2/\text{Si}$ , glass위에 형성된 In, Sn 솔더범프는 플립 칩 본더를 이용하여 125°C에서 1분간 접합을 시행하였다. 접합시 범프당 3 mN/bump의 하중을 가하여주었다. 전기적 특성을 분석하기 위해 daisy chain이 형성된 시편에서 4단자법을 이용하여 범프당 접속저항을 계산하였다.




Fig. 2. Schematic diagram of a model joint made of two Si coupons of "line-shape" for (a) electrical and (b) mechanical evaluation.




Fig. 3. Schematic view of 40  $\mu\text{m}$  pitch solder joint formation.

## 3. Results and Discussion

Fig. 4에 접합시간에 따른 In/Sn 솔더패드 접합부의 단면 SEM 사진을 나타내었다. 30초의 짧은 시간에서도 In 솔더패드와 Sn 솔더패드의 접합이 이루졌으며 단면 관찰결과 반응시간에 따라 계면으로부터의 반응이 진행하여 접합부 전체가 용융된 것을 확인할 수 있었다. 솔더패드 접합부의 접속저항과 접합강도를 측정한 결과 낮은 접속저항과 높은 접속강도를 가짐을 확인할 수 있었으며 반응시간에 따라 안정화되었다.




Fig. 4. Cross-sectional images with bonding time under 0.5 N; (a) 30 sec, (b) 1 min, and (c) 10 min.

극미세피치의 접합부형성을 관찰하였으며 이를 Fig. 5에 나타내었다. 40  $\mu\text{m}$ 의 균일한 Au/Cu/Ti 금속패드와 10  $\mu\text{m}$  높이의 솔더범프를 형성하였다. Chip위에 형성된 Sn 범프와 glass위에 형성된 In 범프를 3 mN의 하중으로 125°C에서 접합을 시행하였다. 이는 ACF를 이용한 방법과 비교하였을 때 50배 낮은 접속하중이며 180°C의 최종접속온도를 필요로 하는 ACF를 이용한 방법보다 상당히 낮은 접속온도이다<sup>8,9</sup>. Fig. 5(c)에서처럼 낮은 접속온도와 접속하중에서도 In과 Sn 솔더범프가 균일한 높이의 접합부를 형성할 수 있었다. Fig. 6과 Fig. 7에 daisy chain을 형성한 접합부를 glass쪽에서 관찰한 광학하진과 접속저항을 측정하는 모식도를 나타내었다. Daisy chain을 형성한 시편에서 내부배선저항, 외부배선저항이 포함된 접속저항을 측정하였으며 범프 수의 증가에 따른 값을 고려하여 수리적으로 배선저항을 배제하여 솔더범프 하나의 접속저항을 계산할 수 있었다. 평균 65 m $\Omega$ /bump의 낮은 값으로 관찰되었으며 이는 수백 m $\Omega$ 의 값을 가지는 ACF를 이용한 방법보다 더 낮은 피치에서 우수한 전기적 특성을 가짐을 알 수 있다<sup>10,11</sup>. 또한 상온에서 1600시간 시효처리한 후 접속저항을 측정한 결과 평균 31 m $\Omega$ /bump로 관찰되었다. 이는 계면에서 접합된 두 솔더가 시간이 지남에 따라 반응한 결과로 생각되며 이는 상호확산을 이용한 계면 접합방법의 장점이다.



Fig. 5. SEM images showing (a) the metal pads, (b) the Sn solder bumps, and (c) 40  $\mu\text{m}$  pitch In/Sn solder joints.




Fig. 6. Optical micrograph showing the electrical conductor lines of chip and glass substrate through the glass after flip chip bonding.




Fig. 7. Schematic representation of electrical test using four point-probe technique.

이번 연구에서 가장 두드러진 점은 극미세피치에 적용가능하고 저온에서 칩과 기판을 접속할 수 있는 새로운 방법의 가능성을 확인한 것이다. 일반적인 저온 접합 방법은 물리적인 힘에 의한 접합으로서 높은 접속저항과 잔류응력으로 인한 접합부 및 기판의 파손등의 문제점이 예상된다. 따라서 낮은 공정 온도를 가지는 재료의 상호 확산을 이용하여 금속학적으로 계면에서의 국부적인 접합부를 형성함으로서 기존의 문제점을 해결할 수 있다. 이 방법은 상대적으로 낮은 접합온도와 접속하중을 필요로 하는 TFT-LCD, image sensor packaging 등과 같은 다양한 분야의 전자소자에 적용이 가능하며 열팽창 계수의 차이에 기인하는 접합부의 신뢰성 저하, 하부금속층과 반응으로 생성되는 과다한 금속간화합물 등과 같은 문제 해결에 중요한 역할을 할 수 있을 것이라 예상된다.

## Acknowledgement

이 연구는 과학기술부의 21세기 프론티어연구개발사업인 차세대정보디스플레이기술개발사업단의 연구비지원으로 수행되었습니다.

## Reference

- [1] R. G. Werner, D. R. Frear, J. Derosa, and E. Sorongon, "Flip Chip Packaging", Int'l Symposium on Advanced Packaging Materials, 1999, pp. 246-251
- [2] C. H. Jackson, "Advanced Low-Cost Bare-DIE Packaging Technology for Liquid Crystal Displays", IEEE Trans. Components Packaging and Manufacturing Technology, Vol. 18, No. 3, Sep., 1995, pp. 458-461
- [3] M. Mori, M. Saito, A. Hongu, A. Niitsuma, and H. Ohdaira, "A new face down bonding technique using a low melting point metal", Proc. 6th IEEE CHMT, pp. 112-116, 1989
- [4] K. Helge and L. Johan, "Overview of Conductive Adhesive Interconnection Technologies for LCD's", IEEE Trans-CPMT-A, Vol. 21, No. 2, pp. 208-214, 1998.
- [5] R. Joshi, "Chip on glass-interconnect for row/column driver packaging," Microelectr. J., Vol. 29, pp. 343-349, 1998.
- [6] H. Okamoto, T.B. Massalski (Eds.), Binary alloy phase diagrams, ASM International, Metals Park, OH, 1990, pp. 2295-2296
- [7] C.-Y. Huang and S.-W. Chen, "Interfacial Reactions in In-Sn/Ni Couples and Phase Equilibria of the In-Sn-Ni System", J. Electron. Mater. Vol. 31, No. 2, 2002, pp. 152-160.
- [8] C. W. Tan, Y. C. Chan, and N. H. Yeung, "Behavior of anisotropic conductive joints under mechanical loading", Microelectron. Reliab., 43, 2003, pp. 481-486.
- [9] J. H. Zhang, Y. C. Chan, M. O. Alam, and S. Fu, "Contact resistance and adhesion performance of ACF interconnects to aluminum metallization", Microelectron. Reliab., 43, 2003, pp. 1303-1310.
- [10] M.-J. Yim and K.-W. Paik, "The contact resistance and reliability of anisotropically conductive film (ACF)", IEEE Trans. Adv. Packag., Vol . 22, No. 2, 1999, pp. 166-173.
- [11] C. Y. Yin, M. O. Alam, Y. C. Chan, C. Bailey, and H. Lu, "The effect of reflow process on the contact resistance and reliability of anisotropic conductive film interconnection for flip chip on flex applications". Microelectron. Reliab., Vol. 43, 2003, pp. 625-663.