• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.11 no.7
• /
• pp.1332-1340
• /
• 2007

This paper describes an efficient hardware design of key wrap/unwrap algorithm for security layer of WiBro system. The key wrap/unwrap core (WB_KeyWuW) is based on AES (Advanced Encryption Standard) algorithm, and performs encryption/decryption of 128bit TEK (Traffic Encryption Key) with 128bit KEK (Key Encryption Key). In order to achieve m area-efficient implementation, two design techniques are considered; First, round transformation block within AES core is designed using a shared structure for encryption/decryption. Secondly, SubByte/InvSubByte blocks that require the largest hardware in AES core are implemented by using field transformation technique. As a result, the gate count of the WB_KeyWuW core is reduced by about 25% compared with conventional LUT (Lookup Table)-based design. The WB_KeyWuW con designed in Verilog-HDL has about 14,300 gates, and the estimated throughput is about $16{\sim}22-Mbps$ at 100-MHz@3.3V, thus the designed core can be used as an IP for the hardware design of WiBro security system.

• Journal of IKEEE
• /
• v.22 no.4
• /
• pp.896-900
• /
• 2018

Traditionally, Linear Shift Feedback Register (LFSR) has been widely employed to implement Cyclic Redundant Check (CRC) codes for a serial input. Since many applications including network and storage systems demand as high throughput as ever, various efforts have been made to implement CRC hardware to support parallel inputs. Among various parallel schemes, the look-ahead scheme is one of the most widely used schemes due to its short critical path. However, it is very cumbersome to design HDL codes for parallel CRC codes since the look-ahead scheme is inevitable to consider how register and input values move in the next cycles. Thus, this paper proposes a novel CRC hardware generator, which automatically produces HDL codes given a CRC polynomial and parallel factor. The experimental results verify the applicability to use the proposed generator by analyzing the synthesis results from the generated HDL code.

• Journal of IKEEE
• /
• v.27 no.3
• /
• pp.273-279
• /
• 2023

The use of line memory is essential for image filtering in image processing hardware. After input data is stored in line memory, filtering is performed after synchronization to use the stored data. A sync generator is used for synchronization, and in the case of a conventional sync generator, the input sync signal is delayed by one row of the input image. If a signal delayed by two rows is required, it is necessary to connect two modules. This approach increases the size of the hardware and cannot be designed efficiently. In this paper, we propose a sync generator that generates multiple types of delayed signals by adding a finite state machine. The hardware design was coded in Verilog HDL, and performance is verified by applying it to image processing hardware using field programmable gate array board.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2005.05a
• /
• pp.1193-1196
• /
• 2005

이미 유선 상의 모든 서비스가 무선 환경으로 확장되어 소비자의 요구를 충족시켜주고 있다. 전자상 거래를 비롯한 각종의 데이터 서비스들은 이동통신 사업체를 중심으로 많은 서비스를 제공하고 있다. 그러나 무선 인터넷 환경에서는 하드웨어적인 제약사항 및 배터리 문제, 대역폭의 이유로 유선상의 보안 서비스를 제공하지 못하고 있는 실정이다. 낮은 연산 속도, 작은 메모리는 유선상의 큰 키 길이를 만족할 수 없고, 또한 만족하더라도 연산하는데 많은 시간이 걸리는 단점이 있다. 이와 같은 문제는 계속해서 높아지는 하드웨어 및 배터리의 성능으로 보완되고 있지만, 전자상거래 및 금융 거래와 같은 서비스에서 요구하는 보안 서비스를 만족하기에는 아직까지 역부족이다. 본고에서는 적은 사양에서 최대의 보안 서비스를 제공하기 위해서 전세계적으로 무선 인터넷 프로토콜 표준인 WAP(Wireless Application Protocol)과 무선 공개키 기반 구조(WPKI)를 살펴보고, 무선 상의 단점을 보완하도록 제시된 응용 계층 전자 서명, 암복호화 함수에 대하여 논의한다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.20 no.6
• /
• pp.33-36
• /
• 1983

This paper briefly describes the hardware side of "Development of a 16 bit computer system, " one of the national projects in which Samsung Semiconductor Telecommunication Inc. '||'&'||' KIET combined their efforts to develop a 16 bit microcomputer system based on IEEE 796 hardware bus structure. In the project CPU, memory and I/O controller boards were developed, tested and integrated into a complete system.m.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 2003.12a
• /
• pp.605-610
• /
• 2003

선거를 전자적으로 구성하기 위해서는 비밀성(privacy), 선거권(eligibility) 등과 함께 전체검증(universal verifiability)과 매표방지(receipt-freeness) 속성을 반드시 제공해야 한다. 지금까지 제안된 전자선거 기법은 매표방지와 전체검증을 제공하기 위해 도청 불가능한 채널이라는 물리적인 가정 하에 이루어지거나 하드웨어 장치를 이용하더라도 장치에 대한 신뢰가 가정되었다. 본 논문에서는 믹스 서버나 랜덤마이저의 역할을 스마트카드와 같은 안전한 하드웨어 장치가 하므로 물리적 가정 없이 효율적으로 구현한다. 제안한 시스템은 표를 섞는 과정에서 permutation matrix를 사용하여 증명하므로 증명의 회수가 적고 간단하여 효율적이다. 또한, 지금까지 제안된 대부분의 선거 기법은 ElGamal 암호시스템의 준동형 특성을 이용하여 모든 표를 결합한 다음 해독하여 집계를 계산하는데 이는 이산대수 문제를 효율적으로 해결할 수 있어야 가능했다. 이 논문에서는 ElGamal 암호시스템과 다차잉여 기반 암호알고리즘인 Naccacne 암호알고리즘을 결합하여 표를 인코딩 함으로써 유권자의 수가 많은 선거에 대해서도 다항 시간 내에 집계가 가능하다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.05a
• /
• pp.1173-1176
• /
• 2004

정보화 물결과 더불어 산업 및 사회 전반에 걸쳐 정보의 중요성은 나날이 증가하고 있다. 특히 인터넷을 기반으로 한 정보 교환과 통신 서비스들이 활발하게 이루어지고 있다. 신뢰성 있는 정보 교환을 위해서 정보 보호 메카니즘은 필수적이다. 많은 암호 알고리즘들이 소프트웨어 방식으로 구현되어 왔는데, 암호화 속도나 해킹에 대한 취약성이 문제되고 있다. 고속의 암호화와 보다 안전한 정보의 관리를 위해서는 암호 알고리즘의 하드웨어 구현이 요구된다. 본 논문에서는 AES의 후보 암호 알고리즘으로 채택되었으며, 우수한 암호 알고리즘으로 평가받고 있는 RC6를 하드웨어로 구현해 보았다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.04a
• /
• pp.1402-1405
• /
• 2009

무선 센서네트워크는 넓은 지역에 무선 네트워크로 설치된 센서들을 사용하여, 온도 습도 등의 환경을 감지하여 환경 감시, 대상 추적, 환자 모니터링, 군사적 목적 등 매우 다양한 분야의 서비스에 활용된다. 센서네트워크도 기존 네트워크와 마찬가지로 네트워크 보안 기능을 필요로 한다. 그러나 센서네트워크에 사용되는 장비가 사용할 수 있는 자원에 제약이 많아, 기존의 암호기술을 적용하는데 어려움이 있었다. 그러나, 최근의 연구결과들은 경량화 구현 기술을 적용하여 기존 네트워크에 적용하여 오던 보안 기술들을 센서네트워크에 적용하는 것이 실효성이 있다는 것을 보여준다. 본 논문에서는 대칭키 암호 기능과 비대칭키 암호 기능을 각각 소프트웨어와 하드웨어로 구현하여 성능을 측정한 결과를 비교한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.11a
• /
• pp.322-325
• /
• 2011

스테레오 비전 시스템에서 전통적인 매칭 알고리즘으로 SAD(Sum of Absolute Differences), SSD(Sum of Squared Differences), NCC(Normalized Cross Correlation) 등 다양한 알고리즘이 존재한다. 그러나 하드웨어로 실시간 처리를 위한 시스템을 구현하기 위해서는 리소스가 한정 되어있다는 제약 때문에 많은 연구에서 SAD 혹은 RT(Rank Transform), CT(Census Transform)를 많이 사용하게 된다. FPGA 내부에는 BRAM(Block RAM)과 MAC(multiply-accumulator)인 DSP슬라이스가 이미 존재한다. 본 논문에서는 BRAM과 DSP로직을 활용해서 전통적인 매칭 알고리즘 중에서 연산기 사용이 가장 많은 NCC를 FPGA로 실시간 처리 가능한 하드웨어 구조를 제안한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.11a
• /
• pp.188-190
• /
• 2011

그리드는 지역적으로 분산된 이기종 컴퓨팅 자원을 하나의 가상 컴퓨팅 환경으로 통합하는 분산컴퓨팅 기술이다. 그러나, 그리드는 지리적으로 분산된 지역에 흩어져 있는 다양한 형태의 하드웨어 및 소프트웨어 자원을 포함하고 있기 때문에 자원의 이기종 특성은 그리드에 대한 자원 모니터링 및 자원 정보 수집을 어렵게 만든다. 한편, 그리드 환경에서 효율적인 자원할당과 QoS 를 보장하기 위해서는 먼저 각 자원의 사용 가능한 정도를 정확히 파악하여야 한다. 본 논문은 정확한 자원을 측정하기 위한 리소스 모니터링 시스템을 제안한다. 다양한 하드웨어 및 소프트웨어에 대한 실시간 자원 정보를 통합하고 이를 제공할 수 있는 분산 자원정보 및 모니터링 시스템을 설계 및 구현하였다.