

IEEE 796 Bus를 이용한 16 Bit 마이크로컴퓨터 시스템의 하드웨어 개발

(The Hardware Side of Development of a 16 Bit Computer System)

鄭龍雨*, 朴基鎬*, 柳泰溫*, 朴炳寬**, 方勝楊***

(Yong Woo Chung, Kee Ho Park, Tae On Yoo,
Byung Kwan Park and Sung Yang Bang)

要 約

본 논문은 82년도 특정 연구개발 과제로서 삼성반도체통신(주)와 한국전자기술연구소가 공동으로 추진한 "16 bit 컴퓨터 시스템 개발" 프로젝트중 하드웨어 개발에 대하여 보고한다.

개발된 시스템은 IEEE 796 standard bus를 이용한 마이크로컴퓨터이다. 시스템중 개발한 CPU, 메모리 및 I/O controller board에 대하여 기술하고 시험 및 시스템 integration에 관하여 언급한다.

Abstract

This paper briefly describes the hardware side of "Development of a 16 bit computer system," one of the national projects in which Samsung Semiconductor Telecommunication Inc. & KIET combined their efforts to develop a 16 bit microcomputer system based on IEEE 796 hardware bus structure. In the project CPU, memory and I/O controller boards were developed, tested and integrated into a complete system.

I. 序 論

16 bit 마이크로컴퓨터 시장은 70년대 후반 16 bit 마이크로프로세서의 출현으로 시작된다. 마이크로프로세서와 standard bus architecture를 사용하는 16 bit 마이크로컴퓨터는 현재 미국에서 수 십종이 생산되고 있다.

이들은 주로 IEEE-796 bus (multi-bus)와 S-100 bus 등을 사용하고 있으며, 마이크로프로세서는 대부분 MC68000, 8086, Z8000을 사용하고 있다. 16 bit 마이크로프로세서는 MC68000이 가장 powerful하다고 평가받고 있다. IEEE-796 bus (multi-bus)는 16 bit 마이크로컴퓨터 시스템 bus로 가장 많이 사용되어 스탠다드화 되고 있으며, board 단위 상품을 공급하는 회사가 많다. 현재 우리 나라에서는 board level integration과 board설계를 시작하는 단계이다. "16 bit 컴퓨터 시스템 개발" 프로젝트중 하드웨어 개발은 μ processor based bus architecture를 갖는 16 bit 마이크로컴퓨터 하드웨어를 국산화하는데 그 목적이 있다. 개발의 주요 작업인 설계, 시험, integration에 대해 설명한다.

본 작업은 82년 5월부터 10개월간 수행되었으며, 진행과정은 그림 1과 같다.

* 非會員, 三星半導體通信(株)

(Samsung Semiconductor Telecommunication Co. Ltd.)

** 準會員, *** 正會員, 韓國電子技術研究所

(Korea Institute of Electronics Technology)

接受日字: 1983年 6月 18日

(※ 이 연구는 과학기술처 국책사업 CN8252로 이루어졌음.)




그림 1. 개발 일정
Fig. 1. Schedule.

II. 시스템 개요 및 설계

설계 전 과정에 걸쳐 top-down 방법을 이용하였다. 시스템 architecture 분석과 board 기능 분석 및 설계 과정을 거쳐서 그림 2와 같은 시스템 configuration을 완성했다.




그림 2. 시스템 구성
Fig. 2. System configuration.

그림 2와 같이 시스템 bus에 여러 board들을 꽂아 board간의 기능은 서로 독립적이며 상호 정보교환은 bus를 통해서만 하도록 설계되어 있다. CPU board에는 자체의 기억장치(on-board memory, 128K byte)를 갖도록 설계함으로써, bus를 사용하지 않고서도 프로그램을 수행할 수 있고, 그때 다른 board들이 bus를 사용하여 다른 일을 수행할 수 있다. CPU가 on-board 메모리를 사용할 때는 wait 상태없이 동작할 수 있다.

신뢰도 향상을 위하여 주기억 장치에는 여러 정정 회로를 넣었다.

Disk는 8" winchester를 사용했다.

위의 그림중 CPU, 메모리, I/O 커뮤니케이션 board는 개발하며, disk controller board, disk, M.T

controller board, M.T drive와 IEEE-796 bus card cage는 구입, integration하여 bare 머신을 구성한다.

Integration된 bare 머신은 두 가지가 구성되는데, 하나는 UNIX porting작업을 위한 reference board로만 된 target 시스템 1이고, 다른 하나는 개발된 board가 대체된 target 시스템 2이다.

UNIX porting작업과 하드웨어 개발작업이 프로젝트 진행과정상 병행되어야 했기 때문에 target 시스템 1과 2는 소프트웨어(UNIX O.S)에 호환성 있게 설계하였다.

3장의 board를 병행설계(1인당 board 1장씩) 하였으며, 이때 board간의 interface는 시스템 bus(IEEE-796 bus)규격에 맞게 했다.

개별적인 회로설계 과정을 마친 후, 함께 검토과정을 거쳐서 설계 단계에서 생긴 에러를 찾아 내었다. PCB(printed circuit board)설계는 모눈종이 위에 하며, CAM(computer aided manufacturing) 시스템을 이용 artwork 작업을 하였다.

각 board의 사양과 block diagram은 그림 3, 4, 5와 같다.




그림 3. (a) CPU 보오드 블록 다이어그램
(b) CPU 보오드 사양

Fig. 3. (a) CPU board block diagram.
(b) CPU board specification.

- 1) Bus:IEEE-796 bus
- 2) 프로세서:68000 (10MHz)
- 3) Memory address range:8 Mbytes
- 4) Segment & page memory management
- 5) 8K bytes 2개 rom space
- 6) Dual serial I/O port:RS-423
- 7) Single parallel I/O port
- 8) Timer: 16 bit 5개
- 9) Interrupt:non-vectored 7 line
- 10) Bus arbitration:serial과 parallel 사용 가능




그림 4. (a) I/O 커뮤니케이션 보드 블록 다이어그램
(b) 사양

Fig. 4. (a) I/O communication block diagram.
(b) Specification.

- 1) Bus: IEEE 796 Bus
- 2) Word size: 8 bit
- 3) Baud rate (programmable)
50, 75, 110, 134, 5, 150, 200, 300, 600, 1050, 1200,
1800, 2000, 2400, 4800, 9600, 19200
- 4) Interface: RS232C
- 5) Interrupt type: non-vectored interrupt




그림 5. (a) 메모리 보드 블록 다이어그램
(b) 사양

Fig. 5. (a) Memory board block diagram.
(b) Specification.

- 1) Bus: IEEE-796 bus
- 2) 저장용량: 512K bytes
- 3) Access time: 300ns
- 4) Single bit error 정정 & double bit error 검출
- 5) Word size: 8 bit & 16 bit
- 6) 8K byte씩 disable 가능
- 7) 64K dynamic RAM 사용

III. 시 험

시제품 제작 과정을 통하여 설계된 회로의 시험을 했다. Wire wrap bread board 과정은 1차 PCB 조립 과정으로 대처하였다.

시험 과정은 다음과 같다.

- 1) PCB 패턴 확인
- 2) 조립과 전원공급 확인
- 3) Timing 시험
- 4) 기능 시험

1) 과정은 PCB가 설계된 회로와 같은지를 확인하는 과정이다. 2) 과정에서는 모든 부품에 socket을 이용하여 조립하고 부품을 꽂지 않은 상태에서 전원공급을 확인했다. 3) 과정은 게이트 단위의 기능 시험이다. 이때 function generator 등으로 신호를 입력하여 oscilloscope나 logic analyzer로 switching 상태를 시험했다. 4) 과정은 설계된 board가 시스템 안에서 본 기능을 하는지에 대한 시험으로써 그림 5와 같은 테스트 시스템을 구성하여 시험했다.




그림 6. 시험 시스템
Fig. 6. Test system.

테스트 시스템은 시험하고자 하는 board와 같은 bus를 사용해야 하며, 호스트 컴퓨터와 데이터 전송을 할 수 있는 기능(RS-232C port, downloader, etc.) 모니터 기능(breakpoint, memory reference, etc.)과 ROM의 여분이 필요하다.

시험방법은 호스트 컴퓨터에서 테스트 프로그램의 object code를 테스트 시스템으로 download하여 run시키고 이때 ICE(in-circuit-emulator)나 logic analyzer로 board의 상태를 본다. Download된 프로그램은 테스트 시스템의 메모리에 저장되며, 자주 파워를 on-off할 필요가 있는 시험에 사용되는 프로그램은 ROM에 burn-in하여 사용하였다.

IV. Integration

시험과정을 마친 board는 구입한 board들과 integration하여 bare machine(target system 2)을 구성하게 되는데 이때 하는 작업은 다음과 같다.

- 1) Bus arbitration priority setting: daisy chain (serial) 방법 사용
- 2) I/O space 지정 및 setting: I/O와 중앙처리장치와의 정보교환 및 제어를 위해 각 device의 주

소를 지정하는 과정이다.

3) Interrupt line 지정

4) Etc.

Integration 한 후의 시스템 시험은 주로 bus tracer와 logic analyzer를 이용하여 bus상의 데이터 전송상태와 콘트롤 라인의 timing 확인으로 하였다.

V. 검 토

개발된 시스템과 reference 시스템을 하드웨어 측면에서 비교할 때, performance면에서 high speed CPU(10 MHz)사용, memory access time의 단축(50-100ns 정도), on board hardware refresh 기능(reference 시스템은 소프트웨어로 처리함) 등으로 reference system보다 향상됐다. 가격면에서도 구입하는 것의 절반으로 낮추었다. 기능면에서는 reference 시스템과 거의 동일하며, 아직 시제품 단계이므로 신뢰도가 떨어진다.

개발 과정에서 다음과 같은 문제점이 있었다.

- 1) 짧은 시간내에 진행됨에 따라 충분한 시험이 부족했다.
- 2) UNIX porting작업과 병행되어 있어서 reference board와의 소프트웨어에 호환성 있게 설계해야만 했다.
- 3) PCB 설계를 사람이 직접했기 때문에 패턴에 에러가 많았다. CAD(computer aided design) 시스템 사용이 불가피하다.
- 4) 설계 단계에서 유지보수, performance/가격의 고려가 부족했다.

그러나 컴퓨터의 주요 부분인 CPU, I/O communication, memory board를 직접 설계함으로써 설계기술축적, 방법론정립, tool setup의 성과가 있다 하겠다. 이 과제의 2차 년도에는 peripheral controller board의 국산화를 시도하며, 시스템의 performance 향상을 위한 intelligent I/O communication board 설계, bus overhead 처리 문제등을 고려할 계획이다.

VI. 결 론

1982년도 국책사업으로 수행한 16 bit UNIX 마이크

로컴퓨터 개발의 하드웨어면에 대하여 간단히 기술하였다. 이 사업은 1983년도에도 계속되기 때문에 종합적인 결론은 이 이차년도의 작업이 완전히 끝날 때까지 기다려야 하나 일차년도의 결과로 봐서는 우리 나라에서도 16 bit 마이크로컴퓨터 시대가 열리게 되었다. 미국같은 선진국에서도 16 bit UNIX 마이크로컴퓨터는 1982년부터 판매되기 시작한 최신 분야의 하나이다. 우리 나라에서도 1,2년 차이로 개발 생산할 수 있음을 이 사업을 통하여 입증하고 있다고 하겠다. 이 사업에서는 미국에 나와 있는 시스템을 그대로 복사하지 않고 우리가 reference한 것보다 더 좋은 것을 개발하였다. 종합적으로 시스템 level에서 얼마나 좋아졌는지는 이차년도의 연구가 끝날 때 보고하기로 하겠다.

參 考 文 獻

- [1] 과학기술처, 16 bit computer system 개발에 관한 연구, Mar. 1983.
- [2] Intel, *Multi-Bus Specification*. 1979.
- [3] Motorola, *68000 Advance Information*. 1982.
- [4] AMD, *Bipolar i Microprocessor Logic and Interface Data Book*. 1981.
- [5] EIA, EIA Standard RS232C, RS423A, RS-422A, 1969, 1978.
- [6] G. Kane, D. Hawkins, L. Leventhal, *68000 Assembly Language Programming*. Osbone/McGraw-Hill, 1981.
- [7] Forward Tech. Inc., *FT68M User's Manual*. 1982.
- [8] Pacific Microcomputer Inc., *PM 68K User's Manual*. 1982.
- [9] NEC, *D2200 Series 8" Winchester Disk Drive Product Description*. 1981.
- [10] Interphase Inc., *SMD 2181 User's Manual*. 1982.
- [11] Computer Product Co., *Tape Master Product Specification*. 1981.