• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2010.05a
• /
• pp.665-667
• /
• 2010

In this paper, the method to detect the IM(Inter Modulation) components of power amplifier is proposed by using frequency down-convertor. Output signals of power amplifier which is coupled by 20dB coupler and divided by power divider are applied to RF and LO of the frequency converter. It could be found the magnitude of IM components of power amplifier as a converted DC voltage which is come from the difference between 3th and 5th IM component. The detected DC voltage values are changed from 0.72V to 0.9V when 3rd IM component level changed from -26.4dBm to +2.15dBm and 5th IM component level changed from -34.2dBm to -12.89dBm as the Vgs of 3W power amplifier is changed.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.38 no.6
• /
• pp.596-604
• /
• 2010

In order to investigate the operating conditions and major design parameters of a dual ramjet propulsion system, an theoretical analysis of ramjet and scramjet propulsion systems was performed. The performance characteristics of each engine are delivered by thermo-dynamical cycle analysis, considering loss effects in a real engine. The performance sensitivity analysis is conducted by investigating various performance parameters, such as an intake efficiency, combustor inlet Mach number, configuration of the combustor, fuel flow rate, and exhaust nozzle efficiency. Based on these analysis results, the processes of application to dual ramjet cycle engines are specified.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.27 no.5C
• /
• pp.530-534
• /
• 2002

In the thesis, For improving the Stability of VCHRO(Voltage Controlled Hair-pin Resonator Oscillator) the new structure using the parallel feedback of the second harmonic is proposed for self-phase locking effect. This module is composed of wilkinson divider, frequency doubler, directional coupler, and bandpass filter using a hair-pin resonator, which are integrated into miniaturized hybrid circuit. The module exhibits output power of 2.5 dBm at 19.5 GHz, -29.83 dBc fundamental frequency suppression and -76.52 dBc/Hz phase noise at 10 kHz offset frequency from carrier of center frequency 19.5 GHz.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.353-355
• /
• 2007

피접지체의 접지는 전력설비의 절연파괴,낙뢰 등으로 전압이 침입할 경우 접지전극의 접지저항이 높으면 접지전극으로 유입되는 전류와 접지저항의 곱에 해당하는 접지전극의 전위가 상승하게 되므로 설비의 파손 인축의 피해 등이 발생 할 수 있다. 따라서 접지저항은 낮은 값으로 유지하는것이 필요하고 정기적으로 측정하여 관리하도록 규정하고 있다. 대표적인 접지저항측정방법으로는 3전극법(Fall of potential method)과 Hook-on 측정법이 있다. 그러나 3전극법은 측정하고자 하는 접지전극으로부터 일정한 거리에 전류를 흘려주고 이때 대지 전위를 측정 할 수 있는 2개의 보조전극 설치가 필수적이나 접지극과 접지선의 단자와는 설치 위치가 다르므로 접지전극의 설치점을 확인하기 곤란하고 건물내부, 지하철, 터널 등에는 보조전극의 설치가 거의 불가능하므로 처음 설치한 접지극의 접지저항측정관리에 어려움이 크다. 또한 Hook-on 측정법은 다중 접지 계통에 사용하는 방법으로 접지극이 수십 또는 수백개를 병렬로 연결한 경우 측정하고저 하는 접지그의 접지저항값에 비해 나머지 접지전극 전체의 합성저항이 무시할 수 있을 만큼 적은 경우에만 측정할 수 있으므로 건물이나 변전실 등 수개의 접지극이 설치된 경우는 사용할 수 없다. 본 연구는 보조전극을 설치하지 않고 측정하고자하는 접지전극 상호간의 전류분배 비율을 저항의 역수 비율로 하여 각각의 접지 전극의 접지저항값을 운전 중인 상태에서 간단하고 정확하게 측정할 수 있는 새로운 접지저항 측정 방법에 관한 연구이다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.162-162
• /
• 2017

AlCrN 코팅은 높은 경도, 낮은 표면 조도 등의 상온에서의 우수한 기계적 특성 이외에 고온에서 안정한 합금상의 형성으로 인하여 우수한 내열성을 보이는 코팅이며, Si을 첨가하여 나노복합구조를 갖는 AlCrSiN 코팅은 고경도 특성을 나타내는 나노결정립과 고내열성을 나타내는 $Si_3N_4$ 비정질이 동시에 존재함으로써 뛰어난 고온 특성까지 보유하여 공구 코팅으로의 적용 가능성이 크다. 본 연구에서는, 가혹화된 공구사용 환경 대응 하는 더욱 우수한 내마모성 및 내열성을 보이는 코팅막을 개발하기 위해 AlCrN/AlCrSiN 이중층 코팅을 합성하였다. 합성된 코팅의 구조 및 물성을 분석하기 위해 field emission scanning electron microscopy(FE-SEM), nano-indentation, atomic force microscopy(AFM) 및 ball-on-disk wear tester를 사용하였다. 내열성을 확인하기 위하여 코팅을 furnace에 넣어 500, 600, 700, 800, 900도에서 30분 동안 annealing한 후에 nano-indentation을 사용하여 경도를 측정을 하였다. 5:5, 7:3, 9:1의 두께 비율로 AlCrN/AlCrSiN 이중층 코팅을 합성하였으며 모든 코팅의 두께는 $3{\mu}m$로 제어되었다. AlCrN 코팅층의 두께가 증가할수록, 이중층 코팅의 경도 및 내마모성은 점차 향상되었지만 코팅의 밀착력은 감소하였다. 일반적으로 AlCrN 코팅은 상대적으로 높은 잔류응력을 갖고 있으므로, AlCrN 층의 두께비율이 증가함에 따라 코팅내의 잔류응력이 높아져 코팅의 경도는 증가하고 밀착특성은 낮아진 것으로 판단된다. AlCrSiN 상부층 공정시 기판 바이어스 전압을 -50 ~ -200V 로 증가시키면서 이중층 코팅을 합성하였다. XRD 분석 결과, 공정 바이어스 전압이 증가함에 따라 AlCrSiN 상부층은 점차 비정질화 되었고, 코팅의 경도와 표면 특성이 향상되는 것을 확인하였다. 이러한 특성 향상은 높은 바이어스 인가가 이온 충돌효과의 증가를 야기시켰으, 이로 인해 치밀한 코팅층 합성에 의한 결과로 판단된다. AlCrN/AlCrSiN 이중층 코팅을 어닐링 한 후 경도 분석 결과, -150, -200V에서 합성한 코팅은 900도 이상에서 26GPa 이상의 높은 경도를 보인 것으로 보아 우수한 내열성을 갖는 것으로 확인 되었다. 이는 AlCrSiN 상부층의 높은 Si 함량 (11at.%) 으로 인한 충분한 $Si_3N_4$ 비정질상의 형성과, 고바이어스 인가로 인한 AlCrN 결정상과 $Si_3N_4$ 비정질상의 고른 분배가 코팅의 내열성을 향상시키는데 기여를 한 결과로 판단된다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.8 s.338
• /
• pp.35-42
• /
• 2005

This paper describes novel flip-flops with improved robustness and reduced power consumption. Variable sampling window flip-flop (VSWFF) adjusts the width of the sampling window according to input data, providing robust data latching as well as shorter hold time. The flip-flop also reduces power consumption for higher input switching activities as compared to the conventional low-power flip-flop. Clock swing-reduced variable sampling window flip-flop (CSR-VSWFF) reduces clock power consumption by allowing the use of a small swing clock. Unlike conventional reduced clock swing flip-flops, it requires no additional voltage higher than the supply voltage, eliminating design overhead related to the generation and distribution of this voltage. Simulation results indicate that the proposed flip-flops provide uniform latency for narrower sampling window and improved power-delay product as compared to conventional flip-flops. To evaluate the performance of the proposed flip-flops, test structures were designed and implemented in a $0.3\mu m$ CMOS process technology. Experimental result indicates that VSWFF yields power reduction for the maximum input switching activity, and a synchronous counter designed with CSR-VSWFF improves performance in terms of power consumption with no use of extra voltage higher than the supply voltage.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.52 no.5
• /
• pp.74-82
• /
• 2015

As the complexity of an electronic device and the reduction of its operating voltage is progressing, susceptibility test of the chip and module for internal or external noises is essential. Although the immunity compliance of the chip was served with IEC 62132-4 Direct Power Injection method as an industry standard, in fact, EM immunity of the chip is influenced by their Power Domain Network (PDN). This paper evaluates the EM noise tolerance of a PLL and compares their noise transfer characteristics to the PLL on various PCB boards. To make differences of the PDNs of PCBs, various PCBs with or without LDO and with several types of capacitors are tested. For evaluation of discrepancies between EM characteristics of an IC only and the IC on real boards, the analysis of the noise transfer characteristics according to the PDNs shows that it gives important information for the design having robust EM characteristics. DPI measurement results show that greatly improved immunity of the PLL in the low-frequency region according to using the LDO and a frequency change of the PLL according to the DPI could also check with TEM cell measurement spectrum.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.49 no.9
• /
• pp.259-269
• /
• 2012

With the lower supply voltage and the higher operating frequency in integrated circuits, the analysis of the power distribution network (PDN) including on-chip inductances becomes more important. In this paper, an effective inductance extraction method for a regular on-chip power grid structure is proposed. The loop inductance model applicable to chip layout is proposed and the inductance extraction tool using the proposed inductance model based on post layout RC circuits is developed. The accuracy of the proposed loop model and the developed tool is verified by comparing the test circuit simulation results with those from the partial element equivalent circuit (PEEC) model. The voltage fluctuation from the RLC circuits extracted by the developed tool was examined for the analysis of on-chip inductance effects. The significance of on-chip power grid inductance was investigated by the co-simulation of chip-package-PCB.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.12 no.8
• /
• pp.3603-3609
• /
• 2011

In this paper, we proposes new load-sharing algorism for equal current division using CAN communication. Proposed algorithm is different from conventional analog method, it performed strong Load-sharing using bi-direction high speed communication. Each modules constitution on independence controller (voltage controller, electric current controller). In parallel system prototype, each module have controller and performed load-sharing according to master module integral value. Also additional controller use for getting each module situations that fault situation of module and fault locate of module. we implemented high efficient load-sharing and redundancy. In this paper, we verify the validity of proposed algorithm using PSIM program and prototype.

• Bulletin of the Korean Space Science Society
• /
• 2003.10a
• /
• pp.91-91
• /
• 2003

위성을 발사하기 전까지는 지상에서 EGSE(Electrical Ground Support Equipment)를 이용하여 충분한 시스템 단위의 위성체 기능 시험을 수행한다. KOMPSAT-2(Korea Multi-Purpose Satellite - 2)와 같은 소형 위성의 서브시스템 각각이 요구사항에서 제시하는 규격을 만족하는지 여부를 점검하는 단계에서 전력계 관련 서브시스템의 기능 시험도 EPS(Electrical Power Subsystem) Test Plan에 의해 순차적으로 수행한다. KOMPSAT-2 ETB(Engineering Test Bed)에서의 전력계 시험은 먼저 Test Fuse Modules Check를 수행하였다. 퓨즈 모듈은 PCU(Power Control Unit) 상에 설치되어 있는 장치로써 퓨즈 모듈의 입력과 출력 사이에 도통성 및 다른 출력과의 절연성을 검증한다. 다음으로 EGSE 중 PMTS(Power Monitor Test Set)와 PCU와의 직렬 인터페이스를 점검하는 PCU Interface Check를 수행하였다 시험절차서에 따라 PCU가 가지는 릴레이 스위치에 대하여 명령어를 보내어 릴레이의 동작 상태 및 출력 전압 등을 점검한다. 다음 단계에서는 DC Integration을 수행하여 ETB 하니스 중 전원 관련 라인을 점검하였다 PCU는 모든 위성체 하드웨어에 전력을 공급하는 장비로써 과전력으로부터 하드웨어를 보호하기 위하여 하니스를 연결하기 전에 우선적으로 시험한다. 다음으로는 ECU(EPS Control Unit)가 각각에 해당하는 하드웨어에 명령어를 보내어 전력계 전체적인 동작 상태 검증하는 EPS Hardware Command & Telemetry Checkout을 수행하였다. ECU는 전력계의 모든 하드웨어를 제어하고 그 상태를 모니터링하는 기능을 한다. PCU와의 인터페이스를 통하여 전력의 제어 및 분배에 관련되는 특성을 제어 및 모니터하며 DDC(Deploy Device Controller)는 ECU로부터 명령어를 받아서 arm 및 safe 상태에 대한 텔리 메트리 데이터를 제공한다 그리고, SAR(Solar Array Regulator)는 ECU로부터 Bypass Relay 및 ARM Relay에 관한 명령어를 받아 수행되며 그에 따른 텔리 메트리 데이터를 제공한다. 마지막으로 EPS 소프트웨어를 검증하는 EPS Software Verification을 수행하였다 전력계 소프트웨어의 설계의 검증 부분은 현재 설계 제작된 전력계 .소프트웨어의 동작 특성 이 위성 의 전체 운용개념과 연계하여 전력계 소프트웨어가 전력계 및 위성체의 요구조건을 만족시키는지를 확인하는데 있다. 전력계 운용 소프트웨어는 배터리의 충ㆍ방전을 효율적으로 관리해 3년의 임무 기간동안 위성체에 전력을 공급할 수 있도록 설계되어 있다