• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2005.05a
• /
• pp.185-188
• /
• 2005

형광램프는 일정전력을 소비하는 경우, 전원주파수 1[kHz]부근에서 전류는 최대 값을 램프전압은 최소값을 갖는 현상을 나타낸다. 본 논문에서는 원자레벨의 방전 모델식을 만들어 입자밀도와 전자온도의 변화를 수치해석을 이용하여 계산하고, 이를 이용하여 전원주파수에 따라 형광램프의 전류와 램프전압이 변화하는 현상을 이론적으로 설명하였다.

• Proceedings of the KIEE Conference
• /
• 1999.07a
• /
• pp.296-298
• /
• 1999

전압 전류, 유효전력. 무효전력. 피상전력. 역률, 진상. 지상 역률표시. 전력량을 측정할 수 있는 클램프메타의 개발에 관한 내용을 기술하였으며 제품화를 위한 시제품 제작과 그 특성을 시험한 결과 등을 나타내었다. 전류를 측정하는 클램프센서는 홀소자를 이용하였으며 선형도를 개선하기 위하여 홀소자를 2개 사용하였다. 결과에 의하면 현재 상품화되어있는 클램프메타보다 우수하며 전체 소비전력이 10 mA보다 적은 결과를 얻었다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.21 no.1
• /
• pp.1-6
• /
• 2016

In this paper, we introduce the characteristics of a vertical PNP transistor that improves start current by decreasing quiescent current with suppressing the parasitic transistor. In order to suppress the parasitic effect, we designed a vertical PNP transistor which suppresses parasitic PNP transistor by using the "DN+ links" without changing the circuit and made a LDO regulator using a standard IC processor. HFE of the fabricated parasitic PNP transistor decreased from conventional 18 to 0.9. Starting current of the LDO regulator made of the vertical PNP transistor using the improved "DN+ linked" structure is reduced from the conventional starting current of 90mA to 32mA. As the result, we developed a LDO regulator which consumes lower power in the standby state.

• Proceedings of the KIEE Conference
• /
• 1999.11b
• /
• pp.343-345
• /
• 1999

본 연구에서는 VHDL로 설계한 제어기를 이용하여 3상 다이오드 정류기의 입력파형 개선을 수행하였다. 일반적인 부하측에 흐르는 전류는 매 순간 3상 중에서 가장 높은 상에서 가장 낮은 상으로 흐르게 되므로 나머지 한 상의 전류가 불연속적으로 흐르게 된다. 이때 다이오드로 도통되지 않는 상의 전류는 부가한 스위치를 통하여 흐르게 되어 전류의 연속성을 얻을 수 있다. 이러한 동작을 위해 제안된 제어기는 입력신호에 맞추어 적절한 PWM 신호를 스위치에 인가함으로서 정류기의 역률 개선 및 고조파 저감의 효과를 얻을 수 있었다. FPGA제어기는 기존의 DSP를 이용한 제어기에 비해 작은 소비전력을 사용하며 제작기간을 줄일 수 있고 소형화시킬 수 있는 장점을 가짐을 확인하였다.

• Proceedings of the Membrane Society of Korea Conference
• /
• 1995.10a
• /
• pp.52-53
• /
• 1995

전해질용액에 있는 이온교환막을 통해 전류가 흐를 때 막표면에는 경계층이 형성된다. 희석실쪽 막표면에서 전해질의 농도는 감소하고 농축실쪽에서 증가 하는 농도분극현상이 일어난다. 이와 같은 농도분극현상은 전류밀도에 벼놔를 주어 에너지 소비를 증가시키고 막표면에 스케일을 형성할 수도 있다. ED에서는 농축실보다는 희석실쪽의 농도분극현상이 더 많은 관심을 갖게 되며 이 부분 연구가 활발하게 진행된다. 따라서 전기 투석을 이용한 물질분리는 항상 한계전류밀도이하에서 이루어져야 하는데 i$_{lim)$은 막자체의 성능 외에도 용액의 종류및 농도, 온도, pH, 전압등에 의해 변화한다. 따라서 i$_{lim)$이 각 변수에 의해 얼마만큼 변화하는지를 살펴봄으로써 임의의 환경에서 i$_{lim)$을 추정할 수 있는 모델을 제시하고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.874-876
• /
• 2005

임베디드 시스템에서의 캐시 메모리는 시스템의 성능에 큰 영향을 줄뿐만 아니라 전체 에너지 소비 중 $50\%$ 정도를 소비하고 있어 캐시 메모리의 성능과 에너지 소비는 큰 관심거리 중 하나다. 공정의 미세화로 캐시 메모리의 에너지 소비 중 누수 전류에 의한 에너지 소비의 비중이 더 커지고 있어, 정적 에너지 소비를 줄이기 위한 다양한 연구가 진행 중이다. 에너지 절약과 성능 향상은 손익 상쇄(Trade-off)관계에 있어 두 가지 목표를 동시에 달성하기는 힘들다. 본 논문에서는 성능 향상을 위하여 여러 가지 캐시 구조중 접속 속도가 가장 빠른 직접 사상 캐시를 사용하고, 완전 연관 캐시를 사용하여 직접 사상 캐시의 단정을 보완 할 수 있는 백업 캐시 시스템을 제안한다. 시스템 성능을 향상 시키면서 백업 캐시의 누수에너지를 절약하기 위해 직접 사상 캐시와 완전 연관 캐시를 서로 다른 한계 전압을 가지는 SRAM으로 구성한다. 직접 사상 캐시는 낮은 한계 전압의 SRAM로 구성하여 높은 성능을 내고, 완전 연관 캐시는 직접 사상 캐시에 비해 상대적으로 속도는 느리지만 누수 에너지가 적은 높은 한계 전압을 가지는 SRAM으로 구성하여 직접 사상 캐시를 보완하는 역할을 할 것이다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.10
• /
• pp.754-764
• /
• 2001

Class A bipolar second-generation current conveyor (CCII) with low current-input impedance and its offset-compensated CCII for high-accuracy current-mode signal processing are proposed. The CCIIs consist of a regulated current-cell for current input, a emitter follower for voltage input, and a cascode current mirror lot current output. In these architecture, the two input stages are coupled by current mirror to reduce the current input impedance. Experiments show that the CCII has impedance of 8.4 Ω and offset voltage of 40 mV at current input terminal. To reduce this offset, the offset-compensated CCII adopts diode-connected npn and pnp transistor in the proposed CCII. Experiments show that the offset-compensated CCII has current input impedance of 2.1 Ω and offset voltage of 0.05 mV. The 3-dB cutoff frequency of the CCIIs when used as a voltage follower extends beyond 30 MHz. The power dissipation is 7.0 mW

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.38 no.2
• /
• pp.31-37
• /
• 2001

Digital servo implementation in optical servo chip has been spotlighted since it is easy to integrate with other blocks and it has less sensitive characteristics change in terms of temperature variation and better flexibility to the system variation like pick-up. Therefore, Optical disc players adopted digital servo are increasing in market. However, one drawback of digital signal processor embedded digital servo is power consumption that is one of the most important factors of portable optical disc player system. For that reason, this paper introduces new architecture to reduce power consumption of digital servo by means of reducing DSP load but increasing minimum hardware size. The main idea of reducing power consumption of digital servo greatly is utilizing CDP characteristics as most operations are done and used up most operating steps of DSP at the initial time, but most power consumption is occurred in play mode. Therefore, if operating steps for digital filtering in play mode could be reduced greatly, power consumption of overall system can be reduced greatly. This paper shows an example that low power digital servo architecture whose current is reduced almost 83%, compare to that of digital servo which is not applied by the low power architecture introduced in this paper.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.12
• /
• pp.82-90
• /
• 2011

A novel class AB current subtracter(CS) and its application to Norton amplifier(NA) for low-power current-mode signal processing are designed. The CS is composed of a translinear cell, two current mirrors, and two common-emitter(CB) amplifiers. The principle of the current subtraction is that the difference of two input current applied translinear cell get from the current mirror, and then the current amplify through CB amplifier with ${\beta}$ times. The NA is consisted of the CS and wideband voltage buffer. The simulation results show that the CS has current input impedance of $20{\Omega}$, current gain of 50, and current input range of $i_{IN1}$ > $i_{IN2}{\geq}4I_B$. The NA has unit gain frequency of 312 MHz, transresistance of 130 dB, and power dissipation of 4mW at ${\pm}2.5V$ supply voltage.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.25 no.3
• /
• pp.509-517
• /
• 2015

Side Channel Analysis of applying the power-consumption was known as effective method to analyze the key of security device based on chip. The precedential information of power-consumption was measured by the voltage distribution method using by series connection of resistor. This method was dependent on the strength of the voltage. If the voltage cannot be acquired much information which is involved with the key, the information of power-consumption significantly might be influenced by noise. If so, some of the information of power-consumption might be lost and distorted. Then, this loss can reduce the performance of the analysis. For the first time, this paper will be introduced the better way of the improvement with using the method of Current to Voltage Converter with OP-Amp. The suggested method can reduce the effect of the noise which is included in the side channel information. Therefore we can verify the result of our experiments which is provided with the improvement of the performance of side channel analysis.