Journal of Korea Society of Industrial Information Systems (한국산업정보학회논문지)

Korea Society of Industrial Information Systems (한국산업정보학회)
권호 표지
DOI QR코드

DOI QR Code

A Study on the Characteristics of the Vertical PNP transistor that improves the starting current

기동 전류를 개선한 수직 PNP 트랜지스터의 특성에 관한 연구

  • Received : 2016.01.18
  • Accepted : 2016.02.19
  • Published : 2016.02.29
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we introduce the characteristics of a vertical PNP transistor that improves start current by decreasing quiescent current with suppressing the parasitic transistor. In order to suppress the parasitic effect, we designed a vertical PNP transistor which suppresses parasitic PNP transistor by using the "DN+ links" without changing the circuit and made a LDO regulator using a standard IC processor. HFE of the fabricated parasitic PNP transistor decreased from conventional 18 to 0.9. Starting current of the LDO regulator made of the vertical PNP transistor using the improved "DN+ linked" structure is reduced from the conventional starting current of 90mA to 32mA. As the result, we developed a LDO regulator which consumes lower power in the standby state.

본 논문에서는 기생 트랜지스터를 억제하여 대기 전류를 낮춰 기동전류를 개선한 수직 PNP 트랜지스터의 특성을 소개한다. 기생 효과를 억제하기 위해, 회로 변경 없이 "DN+ 링크"를 사용하여 기생 PNP 트랜지스터를 억제 시킨 수직 PNP 트랜지스터를 설계하였으며, 표준 IC 프로세서를 이용한 LDO 레귤레이터를 제작했다. 제작된 기생 PNP 트랜지스터의 hFE 가 기존의 18에서 0.9로 감소하였다. 개선된 "DN+ 링크" 구조 수직 PNP 트랜지스터로 제작된 LDO 레귤레이터의 기동 전류는 기존의 기동 전류 90mA에서 32mA 로 감소되었다. 이로 인해 대기상태에서 저 소비전력을 구현한 LDO 레귤레이터를 개발하였다.

Keywords

References

  1. H. H. Cho, Y. S. Koo, "Capless LDO Regulator with over-current protection circuit", IEEK Conference, pp. 1217-1220, june 2014.
  2. T. S. Park, Y. S. Koo, "A study on the design of high performance Regulator IC using Bi-CDMOS", IEEK Conference, pp. 417-422, May 2005.
  3. D. D. TANG, "Heavy Doping Effects in p-n-p Bipolar Transistors", IEEE Transactions on Electron Devices, Vol. ED-27, No. 3, March 1980.
  4. Sang Hyeon Park, "Low Quiescent Current Output-Capacitorless LDO Regulator With PSR Enhancer" ITC-CSCC pp. 1032-1034. 2015.
  5. S. Chou, "An investigation of lateral transistors-D.C. characteristics", Solid-State Electronics, pp. 811, 1971.
  6. J D. Last, D. W. Lucas and G. W. Sumerling, "A numerical analysis of the d.c. performance of small geometry lateral transistors", Solid-State Electronics, pp. 1111, 1974.

Cited by

  1. TBM 회생기동법에서의 속도리플 제거를 위한 실제적 문제 해결에 관한 연구 vol.24, pp.6, 2016, https://doi.org/10.9723/jksiis.2019.24.6.035