• 핵융합뉴스레터
• /
• 통권43호
• /
• pp.10-11
• /
• 2009

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.2295-2296
• /
• 2008

본 논문에서는 에너지 절감을 위하여 POWER LED 구동회로를 PIR(Pyroelectric Infrared Ray) 센서를 이용하여 ON/OFF 제어를 하였다. POWER LED의 전류 특성을 설명하였으며 설명된 전류 특성을 개선하고자 정전류 유지 회로를 구성하였다. 그리고 인체 감지 센서에서 발생되는 ON/OFF 신호를 증폭시키는 구동 회로를 설계하여 정전류 유지 회로에 직접 결합하는 방식을 제안하였다. 실험한 결과는 POWER LED의 ON 상태시 4Watt, OFF 상태시 0.5Watt를 소비하였으며, 정전류 유지 회로에 의해 POWER LED 구동 전류의 리플이 줄어들어 안정적인 동작을 하는 것으로 나타났다.

• 한국통신학회논문지
• /
• 제25권5B호
• /
• pp.974-984
• /
• 2000

전압 강하 변환기의 구동 회로를 제안하였다. 구동 회로의 load regulation 특성을 개선하기 위하여 적응 바이어스(adaptive biasing) 개념을 제안하였고 이 개념을 도입한 NMOS 구동 회로를 설계하였다. 적응 바이어스 전류 구동 개념이 적용된 NMOS 구동 회로는 구동단에서의 밀러(Miller) 효과가 없으므로 위상 여유가 크고 안정된 주파수 특성을 보여주고 있다. NMOS 구동단은 같은 구동 전류를 흘려줄 경우 PMOS 구동단에 비해 훨씬 적은 트랜지스터 크기 비로 설계 제작이 가능하므로 칩 면적을 크게 줄일 수 있으며 PMOS 구동단에서의 같은 보상 커패시터나 보상 추로 회로가 없다. 제안된 회로는 0.8 $\mu\textrm{m}$ CMOS 공정 기술을 이용하여 구현되었으며 설계가 간단하고, 대기 전력(quiescent power)이 60 ㎼로 측정되었다. 전체 크기는 150 $\mu\textrm{m}$$\times$ 360 $\mu\textrm{m}$이고 100$\mu\textrm{A}$부터 50 ㎃ 까지의 구동 전류 변화 조건하에서 5.6 ㎷의 load regulation 값을 얻었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 전력전자학술대회
• /
• pp.382-383
• /
• 2011

본 논문에서는 출력 LED 전류의 120Hz 저주파 리플 저감을 위한 새로운 방식의 역률개선 LED 구동 회로를 제안한다. 제안된 회로는 역률개선용 플라이백 컨버터의 출력이 LED 구동을 위한 부스트 컨버터의 입력이 되는 구조로 높은 역률 보상과 출력 LED 전류의 120Hz 리플 저감이 가능하고, 기존에 비해 저 내압 및 저 용량의 부피가 작은 링크 캐패시터를 사용 할 수 있는 장점이 있다. 또한 제안 회로는 전력평형 만족을 위해 하나의 PWM IC 만으로 플라이백 컨버터와 부스트 컨버터를 각각 DCM 및 BCM모드로 제어하여 스위치 및 다이오드의 전류 스트레스 저감이 가능한 장점이 있다. 최종적으로 시작품을 제작하여 고찰된 실험결과를 제시하여, 제안 회로의 우수성과 이론적 분석의 타당성을 검증한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 하계학술대회 논문집
• /
• pp.424-425
• /
• 2010

가시광 무선통신 시스템은 LED 전류를 데이터 신호에 따라 제어하여, 기존의 LED 조명장치를 통신 수단으로 사용 가능하기 때문에 차세대 통신 수단으로 주목 받고 있다. 본 논문에서는 이러한 가시광 무선통신 시스템을 위한 전류원 구동 LED 드라이버를 제안한다. 제안된 LED 드라이버는 컨버터의 전류원을 이용하고 LED와 병렬 연결된 스위치 소자를 스위칭 구동방식으로 제어함으로써, 기존의 선형 구동방식보다 전력손실 및 발열을 크게 개선하여 대용량의 LED 조명장치에 적용할 수 있는 장점이 있다. 제안 회로의 가시광 무선통신 시스템 구현을 통해 제안된 LED 드라이버의 우수성 및 이론적 해석의 타당성을 검증한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.162-163
• /
• 2007

본 논문에서는 600V/200A 또는 1200V/150A와 같은 고 전력 절연 게이트 소자를 구동 및 보호하기 위한 파워 IC에 대한 연구에 대해서 살펴보았다. 고 전력 소자의 구동을 위해서 최대 Sourcing 전류 4A, 최대 Sinking 전류 8A로 설계하였으며, 과전류 보호회로로는 전력소자의 Desaturation을 검출하는 방식을 사용하였다. 또한 과전류 보호시 발생할 수 있는 과전압을 억제하기 위해서 Soft turn-off 기능을 추가하였다. 동부하이텍의 고전압 BCDMOS 공정인 0.35um BDA350 공정과 PDK를 사용하여 설계 및 제작하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2012년도 전력전자학술대회 논문집
• /
• pp.439-440
• /
• 2012

최근 LED의 빠른 성장과 새로운 개발이 이루어지면서 이를 이용한 응용제품의 개발과 기존 조명을 대체하려는 연구가 활발히 진행 되고 있다. 기존의 LED PCB Ass'y와 구동드라이브는 분리형으로 Size및 소자의 개수가 많아 cost및 신뢰성 부분에 제약이 따른다. 이에 대한 보완점을 찾기 위하여 본 연구에서는 새로운 LED 구동 드라이브를 제안하였다. 회로의 부하를 LED Module로 구성하여 피크 전류를 완화하여 LED 동작 및 전류제어가 가능 하고, 부하에 저항만 있을 때의 전압, 전류의 출력파형이 플리커 현상을 보이는 부분이 사인파로 조정된 모습을 확인 할 수 있다. 본 연구 에서는 기존 LED 드라이브의 많은 제약적인 부분을 보완하기 위해 출력되는 전압, 전류의 파형이 부하에 따라 변화하는 모습을 시뮬레이션을 통해 검증하였다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.1-5
• /
• 2009

본 논문에서는 저전압에서 다결정 실리콘(Polycrysta1line Silicon: Poly-Si) 박막 트랜지스터 (Thin Film Transistors: TFTs) 의 문턱전압(threshold voltage)의 불균일성을 보상한 새로운 AMOLEDs(Active Matrix Organic Light Diodes) 구동 회로를 제안한다, 제안한 회로는 6개의 스위칭, 1개의 드라이빙 TFT와 1개의 저장 콘덴서로 구성되어 있으며, SPICE 시뮬레이션을 통해 구동회로의 동작을 검증하였다. 시뮬레이션 결과 5V정도의 낮은 구동 전압($V_{DD}$)에서 제안한 화소 구동회로의 OLED 출력 전류는 0.8%정도의 오차를 갖는 반면 기본적인 구동회로의 경우 약20%정도의 오차를 갖는 것을 확인할 수 있었다. 본 논문에서 제안한 화소 구동회로는 OLED의 전류를 결정하는 driving TFT의 threshold voltage 변화에 따른 전류의 변화를 성공적으로 보상하였고, 안정화된 전류를 OLED를 흘려주어 기본적인 화소 회로가 가지고 있던 불균일화의 문제를 해결함을 알 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 B
• /
• pp.1151-1153
• /
• 2001

제안된 센서리스 구동 알고리즘에서는 역기전력이 구동전원인 한 상의 등가회로로부터 전류성분을 구하고 이때 전류성분이 갖게 되는 위상지연은 회로 시정수를 고려하여 보상해줌으로써 간접적으로 위상지연이 없는 회전자 위치정보를 구하는 방법을 적용하였다. 그리고 실험을 통해서 그 타당성을 제시하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.