• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.264-264
• /
• 2016

최근에 charge trap flash (CTF) 기술은 절연막에 전하를 트랩과 디트랩 시킬 때 인접한 셀 간의 간섭현상을 최소화하여 오동작을 줄일 수 있으며 낸드 플래시 메모리 소자에 적용되고 있다. 낸드 플래시 메모리는 고집적화, 대용량화와 비휘발성 등의 장점으로 인해 핸드폰, USB, MP3와 컴퓨터 등에 이용되고 있다. 기존의 실리콘 기반의 플래시 메모리 소자는 좁은 밴드갭으로 인해 투명하지 않고 고온에서의 공정이 요구되는 문제점이 있다. 따라서, 이러한 문제점을 개선하기 위해 실리콘의 대체 물질로 산화물 반도체 기반의 플래시 메모리 소자들이 연구되고 있다. 산화물 반도체 기반의 플래시 메모리 소자는 넓은 밴드갭으로 인한 투명성을 가지고 있으며 저온에서 공정이 가능하여 투명하고 유연한 기판에 적용이 가능하다. 다양한 산화물 반도체 중에서 비정질 In-Ga-Zn-O (a-IGZO)는 비정질임에도 불구하고 우수한 전기적인 특성과 화학적 안정성을 갖기 때문에 많은 관심을 받고 있다. 플래시 메모리의 고집적화가 요구되면서 절연막에 high-k 물질을 atomic layer deposition (ALD) 방법으로 적용하고 있다. ALD 방법을 이용하면 우수한 계면 흡착력과 균일도를 가지는 박막을 정확한 두께로 형성할 수 있는 장점이 있다. 또한, high-k 물질을 절연막에 적용하면 높은 유전율로 인해 equivalent oxide thickness (EOT)를 줄일 수 있다. 특히, HfOx와 AlOx가 각각 trap layer와 blocking layer로 적용되면 program/erase 동작 속도를 증가시킬 수 있으며 넓은 밴드갭으로 인해 전하손실을 크게 줄일 수 있다. 따라서 본 연구에서는 ALD 방법으로 AlOx와 HfOx를 게이트 절연막으로 적용한 a-IGZO 기반의 thin-film transistor (TFT) 플래시 메모리 소자를 제작하여 메모리 특성을 평가하였다. 제작 방법으로는, p-Si 기판 위에 열성장을 통한 100 nm 두께의 SiO2를 형성한 뒤, 채널 형성을 위해 RF sputter를 이용하여 70 nm 두께의 a-IGZO를 증착하였다. 이후에 소스와 드레인 전극에는 150 nm 두께의 In-Sn-O (ITO)를 RF sputter를 이용하여 증착하였고, ALD 방법을 이용하여 tunnel layer에 AlOx 5 nm, trap layer에 HfOx 20 nm, blocking layer에 AlOx 30 nm를 증착하였다. 최종적으로, 상부 게이트 전극을 형성하기 위해 electron beam evaporator를 이용하여 platinum (Pt) 150 nm를 증착하였고, 계면 결함을 최소화하기 위해 퍼니스에서 질소 가스 분위기, $400^{\circ}C$, 30 분의 조건으로 열처리를 했다. 측정 결과, 103 번의 program/erase를 반복한 endurance와 104 초 동안의 retention 측정으로부터 큰 열화 없이 메모리 특성이 유지되는 것을 확인하였다. 결과적으로, high-k 물질과 산화물 반도체는 고성능과 고집적화가 요구되는 향후 플래시 메모리의 핵심적인 물질이 될 것으로 기대된다.

• 자원환경지질
• /
• 제35권4호
• /
• pp.355-368
• /
• 2002

대원사 다층석탑(보물 제1112호)의 훼손도 평가와 지질학적 안전진단을 실시하였다. 이 다층석탑의 부재는 주로 화강암질 편마암으로 이루어져 있으며, 부분적으로 세립질 화강편마암과 우백질 화강편마암이 혼재한다. 보륜석은 흑운모 화강암이며 원추형 보주는 도기로 되어 있다. 탑의 부재는 박리와 박락이 심하고 탑신과 옥개석의 일부는 파손되어 시멘트로 조악하게 접착되어 있는 상태이다. 이 탑은 전체적으로 비정질 철수산화 광물의 침전과 피복으로 인하여 황갈색 또는 적갈색을 띤다. 또한 망간산화물에 의한 암갈색 각질과 시멘트 몰탈에서 용해된 석고와 방해석 침전물이 표면의 백화현상을 야기하였다. 각각의 탑신, 옥개석 및 상륜부의 구성암석에는 방사상 또는 선상 미세균열과 이를 충전한 회백색 탄산염광물들이 산재한다. 이 탑에는 균류, 조류, 지의류나 선태류가 암석의 표면에 고착되어 기생하면서 황갈색, 청남색 및 진녹색을 나타내는 반점상으로 산출된다. 한편 대원사 경내 및 계곡에 분포하는 암석도 다층석탑과 마찬가지로 심한 적화현상을 볼 수 있다. 이는 대원사 부근에 분포하는 암석이 일반적인 편마암류의 철과 망간 함량에 비하여 아주 높고, 이들이 강수 또는 지표수와의 반응에 따라 산화물을 형성하여 표면을 피복한 자연적인 현상이다. 따라서 이 탑의 이차오염을 가중시키는 적화 및 백화현상을 차단하기 위한 보존처리와 석탑의 부재와 지반의 구조적 안정을 위한 열극계의 보강과 접착이 필요하다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2003년도 춘계학술발표회 초록집
• /
• pp.55-55
• /
• 2003

최근 높은 해상도의 평판 디스플레이 장치 특히 차세대 TFT-LCD를 개발하기 위해서는 건식식각공정의 개발이 필수 불가결하며 이는 플라즈마 공정장치의 대면적화가 가능해야 한다. 따라서 산업계는 이러한 제조 조건에 알맞는 대면적 플라즈마 반응기 개발을 추구하고 있다. 이를 위해서는 건식식각공정의 개발이 필수 불가결하며 이를 위해선 플라즈마 공정장 치의 대면적화가 가능해야 한다. 이러한 대면적 공정을 위해서는 낮은 공정압력, 고밀도, 높은 플라즈마 균일도가 요구된다. 또한 이러한 대면적 고밀도 플라즈마에의 적용을 위하여 새로운 유도결합형 플라즈마 소오스의 개발이 진행되고 있으며, 안정적인 300mm웨이퍼 공정을 위하여 여러 형태의 안테나가 연구되어지고 있다. 그러나 차세대 TFT-LCD에 적용 가 능하게끔 기존의 ICP 소오스를 직접적으로 대면적화 하는데 있어서는 안테나의 인덕턴스의 값이 키지며, 유전물질의 두께 증가 및 그에 따른 재료비의 상슴에 의해 그 한계점을 나타 내었다. 본 연구에서는 차세대 TFT-LCD 및 POP 대면적 공정에 적용 가능한 고밀도 플라즈마를 발생시키기 위해서 내장형 유도결합형 선형 안테나를 사용하였다. 내장형 유도결합형 선형 안테나가 가지고 있는 고유의 정전기적 결합효과를 최소화시키기 위해 직사각형모양의 플라즈마 챔버(830mm*1,020mm)에서 영구자석을 사용하였다. 영구자석을 사용하여 외부자 장을 인가하였을 때가, 그럴지 않은 때보다 RF 안테나에 걸리는 코일의 전압을 낮춰주었으며, 영구자석의 배열에 따라 코일의 인덕턴스의 값이 크게 변함을 알 수 있었다. 그리고, 최적화된 자장의 배열은 플라즈마의 이온밀도를 증가시켰으며, 플라즈마 균일도 또한 10% 이 내로 유지됨을 알 수 있었다. 따른 식각 메커니즘에 대하여 알아보고자 하였다. $CF_4/Cl_2$ gas chemistry 에 첨 가 가스로 $N_2$와 Ar을 첨 가할 경 우 텅 스텐 박막과 하부 layer 간의 etch selectivity 증가는 관찰되지 않았으며, 반면에 첨가 가스로 $O_2$를 사용할 경우, $O_2$의 첨가량이 증가함에 따라 etch s selectivity 는 계속적으로 증가렴을 관찰할 수 있었다. 이는 $O_2$ 첨가에 따라 형성되는 WOF4 에 의한 텅스텐의 etch rates 의 감소에 비하여, $Si0_2$ 등의 형성에 의한 poly-Si etch rates 이 더욱 크게 감소하였기 때문으로 사료된다. W 과 poly-Si 의 식각 특성을 이해하기 위하여 X -ray photoelectron spectroscopy (XPS)를 사용하였으며, 식각 전후의 etch depth 를 측정하기 위하여 stylus p pmfilometeT 를 이용하였다.X> 피막이 열처리 전후에 보아는 기계적 특성의 변화 양상은 열역학적으로 안정한 Wurzite-AlN의 석출에 따른 것으로 AlN 석출상의 크기에 의존하며, 또한 이러한 영향은 $(Ti_{1-x}AI_{x})N$ 피막에 존재하는 AI의 함량이 높고, 초기에 증착된 막의 업자 크기가 작을 수록 클 것으로 여겨진다. 그리고 환경의 의미의 차이에 따라 경관의 미학적 평가가 달라진 것으로 나타났다.corner$적 의도에 의한 경관구성의 일면을 확인할수 있지만 엄밀히 생각하여 보면 이러한 예의 경우도 최락의 총체적인 외형은 마찬가지로

• 한국자원식물학회지
• /
• 제32권1호
• /
• pp.38-44
• /
• 2019

새롭게 도입된 얌빈의 국내 재배기술 확립을 위하여 육묘조건, 적심, 적화, 재식밀도 등의 재배요인에 의한 생장과 수량반응을 조사한 결과는 다음과 같다. 얌빈은 P.E. 하우스내에 전열 온상을 설치하여 평균 $22^{\circ}C$로 유지하여 30일(적산온도 $650^{\circ}C$) 육묘하면 건전묘 생산이 가능하였다. 트레이 규격에 따른 출현 특성의 차이는 없으며, 셀 크기가 클수록 묘 생장량이 증가하지만 육묘효율, 이식작업의 편의성을 고려하여 128공 트레이가 적합하였다. 7월 하순에서 8월 상순에 120 cm 높이에서 적심을 하면 수량이 23% 가량 많아지며 8월 하순에서 9월 상순 사이에 적화를 하면 괴경수와 괴경중이 증가하여 수량이 32% 가량 많아진다. $50cm{\times}30cm$로 정식하였을 때 관행 $100cm{\times}30cm$보다 수량이 30% 증가하였다. 적심, 적화, 재식밀도 최적조합처리는 무처리에 비해 경제적으로 107%의 이익적인 요소가 발생하였다. 이상의 연구 결과 얌빈의 최적 재배기술 적용을 통해 국내에서 새로운 소득 작목으로서 유망할 것으로 판단된다.

• 한국해양공학회:학술대회논문집
• /
• 한국해양공학회 2004년도 학술대회지
• /
• pp.151-156
• /
• 2004

최근 국내외에서 국제무역 물량의 증대에 따라 대규모 항만 건설 공사가 진행되고 있으며, 이에 경제성, 시공성이 뛰어난 Caisson 형식의 구조물이 많이 사용되어지고 있다. 특히 항만 및 어항의 외곽시설인 방파제는 계류선박의 안전과 하역 및 적화를 용이하게 하는 중요한 구조물이다. 따라서, 본 연구에서는 Caisson식 방파제에 태풍, 충격력과 같은 몇 가지 외력 조건에 대하여 구조 해석을 실시하여 손상메커니즘을 분석하였다 이러한 손상 메커니즘에 따라 손상을 인위적으로 발생시켜 손상 위치 탐색을 수행하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.247-247
• /
• 2009

반도체 집적회로의 고질적화와 고성능화를 위한 기본소자의 미세화 및 단위공정의 개선이 필요하다. 이를 위해서 본 연구에서는 자기조립특성을 가지는 DNA분자를 형틀로 이용한 황화구리 나노선의 합성 및 배열기술을 연구하였다. DNA 나노구조물을 기반으로 다양한 형태의 나노구조물 형성이 가능하다는 장점과 반도체성 물질인 황화구리와의 결합 특성을 이용하여 나노선 및 나노소자를 제작하는 기술을 확보하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.246-246
• /
• 2009

반도체 집적회로의 고집적화와 고성능화를 위한 기본소자의 미세화 및 단위공정의 개선이 필요하다. 이를 위해서 본 연구에서는 자기조립특성을 가지는 DNA분자를 형틀로 이용한 CdSe 나노입자들의 위치제어 및 배열기술을 연구하였다. DNA 나노구조물을 기반으로 다양한 형태의 나노구조물 형성이 가능하다는 장점과 발광물질 CdSe 나노입자와의 결합 특성을 이용하여 나노선 및 나노소자를 제작하는 기술을 확보하였다.

• 전자공학회지
• /
• 제25권11호
• /
• pp.42-50
• /
• 1998

시스템을 단일 칩에 구현함에 따라서 반도체 칩은 수백만 게이트를 내장할 정도로 고집적화 되어가고 있다. 이러한 고집적도의 칩을 제장하는 데 소요되는 고가의 텍스트비용을 최소화하기 위해 설계의 각 단계 별로 다양한 테스트설계기술이 개발되고 있다. 합성 후 회로구조가 테스트에 용이하도록 하기 위하여 상위 및 논리 합성 단계에서 테스트기능을 추가하고 있다. 합성된 회로에 대하여는 스캔 테스트점 삽입, 및 BIST 등의 테스트설계 기술이 사용되고 있다. 본 논문에서는 VHDLDD등으로 기술되는 상위 기능정보와 상위 구조합성과정에서 고려되고 이는 다양한 데스트합성 기술을 소개하고자 한다.

• 한국에너지공학회:학술대회논문집
• /
• 한국에너지공학회 2002년도 춘계 학술발표회 논문집
• /
• pp.97-105
• /
• 2002

최근 5년 사이의 급속한 정보통신의 발전과 전자소자의 고집적화, 소형화는 전자장비 내부의 열부하 증가를 초래하고 있다. 이에 효과적으로 열을 제거하는 기술개발 요구로 다양한 이상 열전달 시스템(two-phase systems)이 연구되고 있다. CPL(Capillary Pumped Loop) 기술은 1960년대 미국, 구소련에서 우주항공분야의 전자장비 온도제어 시스템으로 주로 통신위성 또는 우주선의 전자장비 냉각기술의 한 방법으로 사용되어 왔으며 NASA Lewis Research Center의 Stenger에 의해 처음 제안되었다.(중략)

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.16-18
• /
• 2002

고속 회로 합성에 있어서, Wallace 트리 스타일은 연산을 위한 가장 효율적인 수행 방식의 하나로 인식 되어졌다. 그러나, 이러한 방법은 빠른 곱셈기의 수행이나 여러가지 연산수행 에 있어, 입력 시그널을 고려하지 않은 일반적인 구조로 수행되어졌다. 본 논문은 연산기에 있어서 이러한 제한점을 극복하는 문제를 다룬다. 우리는 캐리-세이브 방법을 덧셈, 뺄셈, 곱셈 이 혼합되어 있는 일반적인 연산 회로에 적용한다. 그 결과 효율적인 회로를 생성하며, 시그널 들의 임의의 시그널 스위칭 변화에 대해 회로의 전력 소모를 최적화 한다. 우리는 이러한 최적화 방법을 여러 디지털 필터에 적용시켜 보았고 이는 기존의 비트 단위가 아닌 캐리-세이브 수행방법보다 상당한 양의 전력 소모의 향상을 보였다.