• Title/Summary/Keyword: 적화제

Search Result 32, Processing Time 0.024 seconds

Comparison of Flower Thinning Efficiency of Lime-sulfur on Korean Major Pear (Pyrus pyrifolia Nakai) Cultivars (석회유황합제 처리에 의한 국내 주요 배 품종별 적화 반응 비교)

  • Byeong Hyeon Yun;Ji Hae Jun;Il-Sheob Shin;Hyun Ran Kim;Kang Hee Cho;Jae Hoon Jeong;Se Hee Kim;Sang-Yun Cho;Sewon Oh
    • Korean Journal of Plant Resources
    • /
    • v.37 no.1
    • /
    • pp.62-70
    • /
    • 2024
  • Fruit thinning rate and characteristics were investigated for three years on seven promising pear (Pyrus pyrifolia Nakai) cultivars, which were treated by lime-sulfur as an eco-chemical thinning substance. Lime-sulfur was treated twice at the second and third days after full bloom by cultivar. Most of pear cultivars were significantly thinned by lime-sulfur compounds. Especially 'Whangkeumbae', 'Supergold' and 'Hanareum' exhibited high flower thinning rates, 41.5%, 40.1% and 39.9%, respectively. As weather conditions at the lime-sulfur treatment, insolation and cloud amount were correlated with flower thinning rate but not significant (r = 0.49 and r = -0.45, respectively). These results suggest that lime-sulfur is suitable for reducing labor force for flower thinning of Korean pears but flower thinning effects of lime-sulfur can vary depending on other factors such as environmental conditions. This information will provide useful data for low labor force cultivation of Korean pear cultivars.

The nonvolatile memory device of amorphous silicon transistor (비정질실리콘 박막트랜지스터 비휘발성 메모리소자)

  • Hur, Chang-Wu;Park, Choon-Shik
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.13 no.6
    • /
    • pp.1123-1127
    • /
    • 2009
  • This paper expands the scope of application of the thin film transistor (TFT) in which it is used as the switching element by making the amorphous silicon TFT with the non-volatile memory device,. It is the thing about the amorphous silicon non-volatile memory device which is suitable to an enlargement and in which this uses the additionally cheap substrate according to the amorphous silicon use. As to, the amorphous silicon TFT non-volatile memory device is comprised of the glass substrates and the gate, which evaporates on the glass substrates and in which it patterns the first insulation layer, in which it charges the gate the floating gate which evaporates on the first insulation layer and in which it patterns and the second insulation layer in which it charges the floating gate, and the active layer, in which it evaporates the amorphous silicon on the second insulation layer the source / drain layer which evaporates the n+ amorphous silicon on the active layer and in which it patterns and the source / drain layer electrode in which it evaporates on the source / drain layer.

The study on memory device using amorphous transistor (박막트랜지스터를 이용한 메모리소자에 대한 연구)

  • Hur, Chang-wu
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2009.05a
    • /
    • pp.693-696
    • /
    • 2009
  • 본 연구는 비정질실리콘 박막트랜지스터를 비휘발성 메모리소자로 제작함으로써 스위칭 소자로 사용되는 박막트랜지스터(TFT)의 응용범위를 확대시키고, 비정질 실리콘 사용에 따라 대면적화에 적합하고 아울러 값싼 기판을 사용할 수 있게 한 비정질 실리콘 비휘발성 메모리소자에 관한 것이다. 이와 같은 본 연구는 유리기판과 그 유리기판위에 증착시켜 패터닝한 게이트, 그 게이트를 덮어씌운 제1 절연층, 그 제1 절연층위에 증착시켜 패터닝한 플로우팅 게이트와 그 플로우팅 게이트를 덮어씌운 제2 절연층, 그 제2 절연층위에 비정질실리콘을 증착시킨 액티브층과 그 액티브층위에 n+ 비정질실리콘을 증착시켜 패터닝한 소오스/드레인층 그리고 소오스/드레인층 위에 증착시킨 소오스/드레인층 전극으로 비정질실리콘 박막트랜지스터 비휘발성 메모리소자를 구성한다.

  • PDF

상위 테스트합성 기술의 개발 동향

  • 신상훈;박성주
    • The Magazine of the IEIE
    • /
    • v.25 no.11
    • /
    • pp.42-50
    • /
    • 1998
  • 시스템을 단일 칩에 구현함에 따라서 반도체 칩은 수백만 게이트를 내장할 정도로 고집적화 되어가고 있다. 이러한 고집적도의 칩을 제장하는 데 소요되는 고가의 텍스트비용을 최소화하기 위해 설계의 각 단계 별로 다양한 테스트설계기술이 개발되고 있다. 합성 후 회로구조가 테스트에 용이하도록 하기 위하여 상위 및 논리 합성 단계에서 테스트기능을 추가하고 있다. 합성된 회로에 대하여는 스캔 테스트점 삽입, 및 BIST 등의 테스트설계 기술이 사용되고 있다. 본 논문에서는 VHDLDD등으로 기술되는 상위 기능정보와 상위 구조합성과정에서 고려되고 이는 다양한 데스트합성 기술을 소개하고자 한다.

  • PDF

Petrological and Geological Safety Diagnosis of Multi-storied Stone Pagoda in the Daewonsa Temple, Sancheong, Korea (대원사 다층석탑의 지질학적 및 암석학적 안전진단)

  • 이찬희;서만철
    • Economic and Environmental Geology
    • /
    • v.35 no.4
    • /
    • pp.355-368
    • /
    • 2002
  • The multi-storied Daewonsa stone pagoda (Treasure No. 1112) in the Sancheong, Korea was studied on the basis of deterioration and geological safety diagnosis. The stone pagoda is composed mainly of granitic gneiss, partly fine-grained granitic gneiss, leucocratic gneiss, biotite granite and ceramics. Each rock of the pagoda is highly exfoliated and fractured along the edges. Some fractures in the main body and roof stones are treated by cement mortar. This pagoda is strongly covered with yellowish to reddish brown tarnish due to the amorphous precipitates of iron hydroxides. Dark grey crust by manganese hydroxides occur Partly, and some Part coated with white grey gypsum and calcite aggregates from the reaction of cement mortar and rain. As the main body, roof and upper part of the pagoda, the rocks are developed into the radial and linear cracks. Surface of this pagoda shows partly yellowish brown, blue and green patchs because of contamination by algae, lichen, moss and bracken. Besides, wall-rocks of the Daewonsa temple and rock aggregates in the Daewonsa valley are changed reddish brown color with the same as those of the pagoda color. It suggests that the rocks around the Daewonsa temple are highly in iron and manganese concentrations compared with the normal granitic gneiss which color change is natural phenomena owing to the oxidation reaction by rain or surface water with rocks. Therefore, for the attenuation of secondary contamination, whitening and reddishness, the possible conservation treatments are needed. Consisting rocks of the pagoda would be epoxy to reinforce the fracture systems for the structural stability on the basements.

전기화학적 방법을 이용한 One-Step CIGS 박막 제조

  • Choe, Chang-Sun;Lee, Hyeon-Ju;Kim, Jong-Man;Kim, Yang-Do;Lee, Dong-Yun
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2011.05a
    • /
    • pp.47.1-47.1
    • /
    • 2011
  • 최근 친환경의 재생 가능한 에너지에 대한 관심이 급증하면서 태양전지에 대한 연구가 국내외에서 활발히 진행중이다. 특히 기존 태양전지 시장을 장악하던 실리콘 태양전지를 대체하고 새로운 기능을 부여하기 위해 박막형 태양전지의 필요성과 새로운 태양전지용 소재 개발에 관심이 집중되고 있다. CIGS는 이러한 요구에 부합하는 소재로써 진공증착법을 통한 CIGS 박막 태양전지에 대한 많은 연구가 진행되고 있다. 이와 함께, 경제성과 대면적화의 용이성을 목표로 CIGS의 비진공증착법에 대한 연구도 병행되고 있다. 본 연구에서는 비진공증착법중 전기화학적 전착방법을 이용하여 CIGS박막을 형성하는 기초연구를 진행하였다. CIGS 박막의 표면 및 결정립 제어를 위하여 젤라틴을 첨가제로 이용하여 CIGS 박막을 제조하였으며 첨가제의 농도, 전착 인가전압 등을 변수로 박막을 형성시켜 특성을 분석하였다. 첨가제가 박막의 특성에 미치는 영향을 알아보기 위하여 첨가제의 양에 따른 박막의 결정성과 표면 구조를 각각 XRD 및 FE-SEM (EDS)을 이용하여 분석하였다. 첨가제의 농도와 전착 인가전압에 따라 상대적으로 매우 우수한 표면 특성을 가지는 박막을 얻을 수 있었고 특히 특정농도의 젤라틴은 기존의 CIGS 박막의 결정성을 유지시켜 주는 것을 확인하였다. 또한 일정한 첨가제 농도 조건에서 인가전압을 변화시키며 증착한 필름의 CIGS 원소비를 분석함으로서 첨가제를 이용한 전기화학적 전착법에서 인가전압이 박막의 조성비에 미치는 영향을 분석하였다. 첨가제를 이용한 낮은 전압에서의 전착을 통해 우수한 표면 특성을 유지하면서 동시에 희귀원소인 In과 Ga의 증착을 더욱 용이하게 하는 새로운 방법에 대해 고찰하였다.

  • PDF

New approach on thin film synthesis with shape-controlled structure and application (미세 구조 패턴이 형상 제어 된 박막의 합성 및 응용기술)

  • Lee, Seungwoo;Jeon, Chiwan;Chae, Soochun;Jang, Youngnam
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 2010.06a
    • /
    • pp.60.2-60.2
    • /
    • 2010
  • 본 연구는 상온 상압하에서 미세구조 패턴을 갖는 대용량의 CaCO3 박막을 제조하고 여러 가지 첨가제를 이용하여 박막 표면의 형상제어를 수행하였다. 또한 형상 제어된 CaCO3 박막을 템플릿으로 이용하여 고분자 및 금속 박막 형상 제어 연구를 수행하였다. 본 연구를 통해 개발된 LACS(Large Area CaCO3 Stamping)법을 통해 흡착능과 소수성의 특성과 같은 다양한 기능성을 갖는 박막의 제조가 가능하였다. 기존의 박막제조 기술은 주로 저압조건에서 이루어지기 때문에 대면적화가 어렵고 형상을 제어 하는데 여러 가지 단점이 있었던 반면 LACS는 에너지의 소모가 적고 다양한 형상제어를 통해 기존의 박막제조 기술의 단점을 보완할 수 있을 것으로 판단된다.

  • PDF

Effects of Abrasive Size and Surfactant Concentration on the Non-Prestonian behavior of Nano-Ceria Slurry for STI CMP (STI CMP용 나노 세리아 슬러리의 Non-Prestonian 거동에서 연마 입자의 크기와 계면활성제의 농도가 미치는 영향)

  • ;Takeo Katoh
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2003.11a
    • /
    • pp.64-64
    • /
    • 2003
  • 고집적화된 시스템 LSI 반도체 소자 제조 공정에서 소자의 고속화 및 고성능화에 따른 배선층수의 증가와 배선 패턴 미세화에 대한 요구가 갈수록 높아져, 광역평탄화가 가능한 STI CMP(Shallow Trench Isolation Chemical-Mechanical-Polishing)공정의 중요성이 더해가고 있다. 이러한 STI CMP 공정에서 세리아 슬러리에 첨가되는 계면활성제의 농도에 따라 산화막과 질화막 사이의 연마 선택비를 제어하는 것이 필수적 과제로 등장하고 있다. 일반적인 CMP 공정에서 압력 증가에 따른 연마 제거량이 Prestonian 거동을 나타내는 반면, 연마 입자의 크기를 변화시켜 계면활성제의 농도를 달리 하였을 경우, 압력 변화에 따라 Non-Prestonian 거동이 나타나는 것을 고찰할 수 있었다. 따라서 본 연구에서는 세리아 슬러리 내에 첨가되는 계면활성 제의 농도와 연마입자의 크기를 달리한 후, 압력을 변화시킴으로 나타나는 non-Prestonian 거동에 미치는 영향에 대하여 연구하였다.

  • PDF

Fabrication and Estimation of Single-Transistor-Cell-Type FeRAM (MFS-FET) Using SOI Substrate (SOI 기판을 이용한 1-트랜지스터 구조 강유전체 비휘발성 메모리(MFS-FET)의 제작 및 평가)

  • Kim, N.K.;Lee, S.J.;Choi, H.B.;Kim, C.J.
    • Proceedings of the KIEE Conference
    • /
    • 1999.11d
    • /
    • pp.921-923
    • /
    • 1999
  • 비휘발성 메모리의 고집적화와 적응학습형 뉴럴 소자의 실현을 위하여 1-트랜지스터 구조 강유전체 비휘발성 메모리(MFS-FET)를 SOI 기판위에 제작하고 평가하였다. 먼저 SBT($Sr_{0.8}Bi_{2.2}Ta_{2}O_{9}$)를 직접 Si위에 증착하고 C-V를 측정하여 1V의 메모리 윈도우를 얻음으로써 비휘발성 메모리로써의 동작가능성을 확인하였다. 또한 다양하게 게이트의 W/L 비를 바꾸어서 MFS-FET를 제작하여 다양한 드레인 전압-드레인 전류 특성을 얻었고 실제로 쓰기와 읽기 동작을 수행하여 MFS-FET가 비휘발성 메모리로써 제대로 동작하고 있음을 확인하였다.

  • PDF