• 한국전자통신학회논문지
• /
• 제17권5호
• /
• pp.859-866
• /
• 2022

능동 외란제거 제어기는 루엔버거 관측기를 이용하여 상태변수를 추정하여 제어기에서 외란을 제거하는 방식이다. 루엔버거 관측기는 정상상태에서 상수의 특징을 갖는 외란을 포함하는 비선형항을 상태변수로 정의하여 추정한다. 추정된 상태변수 값을 비례적분 제어기와 적분비례 제어기에 보상하여 개선된 속도 추종 성능을 보일 수 있다. 추정된 상태의 오차는 부하변동의 경우 1.9 [%] 이내임과 정상상태 상태 추종 오차가 영으로 수렴함을 보여 상태 추종 제어기의 외란 제거성능을 보임을 확인할 수 있다.

• 지구물리와물리탐사
• /
• 제3권1호
• /
• pp.13-18
• /
• 2000

적분방정식 전자탐사 모델링에서 종종 애매모호하게 받아 들여온 특이 요소에 대한 Green 텐서 적분을 명확히 해결하고자, 전자탐사 적분방정식에서의 특이치의 개념을 전자기 이론에서 사용되는 전기장의 적분식 표현에서의 특이치 문제와의 비교를 통해 설명하였다. 또한 적분방정식 전자탐사 모델링에서 수치해의 정확도를 좌우하는 가장 중요한 요소인 특이 적분을 3차원, 2.5차원 및 2차원, 그리고 얇은 판 적분방정식의 경우에 대해 유도하고 정리하였다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2000년도 하계종합학술대회논문집
• /
• pp.125-128
• /
• 2000

가상적인 검출잡음을 가정하고 칼만 필타(Kalman Filter)를 고려하여 근사적 최적 레귤레이터의 특성에 가깝게 함으로써 견실 안정성을 회복할 수 있는 제어 시스템의 설계에 관하여 검토한다. 본 연구에서는 관측기를 이용한 최적 레귤레이터 계에 적분기를 결합한 견실제어계의 설계법을 나타내고 견실성을 회복할 수 있는 제어기의 파라미터 설정법을 나타낸다. 제어대상의 파라미터 변동에 의해서 생기는 등가인 외란을 억제하고 과도특성이 변하지 않는 제어 시스템을 모델 매칭의 원리에 기초하여 설계한다.

• 한국산학기술학회논문지
• /
• 제13권10호
• /
• pp.4745-4750
• /
• 2012

본 논문에서는 저전압 저전력 필터 설계에 적합한 전류모드 방식을 이용하여 고속 전력선통신(PLC)모뎀 수 신단의 1MHz~30MHz 차단주파수를 갖는 6차 대역통과 필터를 설계하였다. 3차 바터워스 고역통과 필터와 3차 체비세프 저역통과 필터를 종속연결로 구성하여 대역통과 필터를 설계하였다. 필터를 구성하기 위한 핵심로써 기존의 전류미러형 적분기에 비하여 증가된 이득 및 차단주파수를 가지는 새로운 전류모드 적분기를 설계하였다. 설계된 전류모드 적분기의 이득과 차단주파수는 각각 32.2dB 및 247MHz이였다. 설계된 6차 대역통과 필터의 차단주파수는 제어전압에 따라서 200KHz에서 50MHz까지 조정이 될 수 있으며 소비전력은 공급전압 1.8V에서 2.85mW이였다. 설계된 대역통과 필터는 1.8V, $0.18{\mu}m$ CMOS 공정파라메터를 사용하여 검증되었다.

• 전자공학회논문지SC
• /
• 제37권4호
• /
• pp.28-34
• /
• 2000

본 논문에서는 완전평형 전류 적분기를 이용하여 저전압 구동이 가능하고 고주파수 응용이 가능한 연속시간 필터를 설계하였다. 적분기 회로의 평형 구조 특성 때문에 짝수 차수의 고조파 성분들이 제거되고, 입력 신호 범위가 2배가되어 제안된 필터는 개선된 잡음 특성과 넓은 동적범위를 갖는다. 또한 상보형 전류미러를 이용하기 때문에 바이어스 회로가 간단하고 필터의 차단주파수는 단일 바이어스 전류원에 의해 간단히 제어할 수 있다. 설계의 예로 3차 버터워스 저역통과 필터를 개구리도약법으로 구현하였고, 제안된 완전평형 전류모드 필터는 0.65㎛ CMOS n-well 공정 파라미터를 이용하여 SPICE 시뮬레이션한 후 필터의 특성을 검토하였다. 시뮬레이션 결과 3V의 공급 전압에서 50㎒의 차단주파수, 1%의 THD에서 69㏈의 동적 범위를 갖고, 전력소모는 4㎽이다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2012년도 전력전자학술대회 논문집
• /
• pp.411-412
• /
• 2012

본 논문은 유도 전동기 센서리스 제어를 위해 자속 추정기로 사용되는 Programmable low-pass filter (PLPF)의 문제점 분석과 그 해결방안에 관한 연구이다. 기존의 PLPF는 추정된 동기 각속도를 극점으로 사용하고 실제 동기 각속도가 추정 값과 동일하다는 가정하에 순수 적분기와의 위상과 크기 오차를 보상한다. 하지만 추정 동기 각속도가 실제 값과 같지 않다면 이때 얻어진 크기와 위상 보상은 적절하지 않게 되고, 결과적으로 PLPF는 순수적분 기능을 제대로 수행할 수 없게 된다. 본 논문은 PLPF의 문제점을 극복하고자 동기 각속도 오차가 고정자 자속의 위상 지연 오차와 비례함을 분석하고, 이를 통하여 동기 각속도 오차를 보상하는 방법을 제안하였다. 제안한 방법의 타당성은 실험을 통하여 증명되었다.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.50-55
• /
• 2011

본 논문은 Feedback 적분기 계수를 이용하여 IF 대역의 중심주파수 조절이 가능한 Bandpass SC Sigma-de1ta 변조기를 제안한다. 제안한 구조는 Feedback loop에 적분기를 추가함으로서 동일 차수의 기존 구조에 비해 중심주파수 조절에 필요한 계수와 계수를 결정하는 커패시터의 수를 줄이고 기본적인 비중첩 클락 이외의 추가적인 클락 및 클락에 대한 부가회로가 필요하지 않다. 따라서 설계가 용이하며, 고차 구성이 가능하면서 더 높은 해상도를 가진다. $0.18{\mu}m$ CMOS 공정을 이용하여 설계하였으며, 200 kHz의 대역폭, 80 MHZ의 샘플링 주파수에서 15 MHz, 20 MHz, 25 MHz 의 중심주파수 일 때 12 bit 이상의 해상도를 가진다.

• 한국전자통신학회논문지
• /
• 제8권6호
• /
• pp.881-889
• /
• 2013

본 논문은 IPMSM(Interior Permanent Magnet Synchronous Motor)의 속도 제어를 위한 비선형 백스텝핑 제어 기법을 제안한다. 비선형 백스텝핑 제어기법의 이득은 정상상태 에러를 제거하고, 좀 더 안정한 결과를 얻을 수 있도록 에러의 적분 이득을 포함하여 설계하였다. 또한, 부하 토크를 추정할 수 있도록 설계하여 부하의 변동에 대하여 빠른 적응성을 가지도록 하였다. 모의 실험을 통하여 적분 이득을 가지는 백스텝핑 제어기가 일정한 토크 운전영역에서 안정한 제어기임을 검증하고, 적분 이득이 없는 백스텝핑 제어기와 성능을 비교하였다.

• 융합신호처리학회논문지
• /
• 제5권4호
• /
• pp.317-324
• /
• 2004

전자기 결합된 동축 다이폴 안테나를 이론적으로 해석하였다. 방사도파관 모드와 퓨리어 변환을 이용하여 적분 방정식을 유도하였다. 적분 방정식에 포함된 적분들을 빠르게 계산하기 위하여 실수축을 따른 적분을 브랜치 컷 (branch cut)을 따른 적분 경로로 변환하여 계산하였다. 방사 특성에 미치는 슬롯과 다이폴 그리고 단락면의 길이 그리고 유전체 코팅의 영향을 조사하였다. 방시특성 또한 연구하였다. 제안된 방법의 타당성을 증명하기 위하여 기존에 발표된 방법으로 계산한 안테나의 방향성 이득과 비교하였고 또한 전력 보존 법칙을 만족시키는지를 확인하였다. 본 논문에서 제시한 방법으로 계산된 결과를 전자파 상용 시뮬레이터의 결과와 비교하여 잘 일치함을 확인하였다.

• 전자공학회논문지S
• /
• 제36S권5호
• /
• pp.122-131
• /
• 1999

저주파의 아날로그 신호를 디지털 신호로 변환하기 위해 sigma-delta 아날로그-디지털 변환기의 이용이 용이하다. 이 변환기는 변조기와 디지털 필터로 구성되는데 본 논문에서는 변조기에 대해서만 언급한다. 모델링을 통해 14비트 분해능을 갖는 2차 sigma-delta 변조기를 설계하기 위한 변조기의 구성요소 즉 연산 증폭기, 적분기, 내부 ADC 및 DAC의 최대 허용 에러 범위를 규정하였으며, 이를 토대로 연산증폭기, 2비트 ADC 및 DAC 등을 설계·검증하고, 이들을 서로 연결하여 2차 sigma-delta 변조기를 구성하였다. 3비트 ADC의 기준전압을 조절하여 변조기 성능 향상을 도모하였으며, 내부 DAC를 축전기 및 간단한 제어회로로 구성하여 비선형성 에러를 최소화하였다. 설계된 각각의 구성요소들은 모델링에서 정의된 에러 범위를 모두 만족하였으며, 전체 변조기는87㏈의 입력범위와 87㏈의 최대 신호 대 잡음 비를 가졌다.