• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.05a
• /
• pp.156-157
• /
• 2014

본 논문에서는 저전력 12비트 1MSps 연속 근사형 레지스터 아날로그-디지털 변환기를 제안한다. 제안하는 회로는 1.8V의 공급 전압에서 동작하며, Magnachip/SK Hynix $0.18{\mu}m$ CMOS 1Poly-6Metal 공정을 이용하여 설계하였다. 입력신호의 주파수가 100kHz일 때, 설계된 회로는 3.24mW의 낮은 소비전력 특성, $0.56mm^2$의 작은 칩 면적 특성, 70.03dB의 SNDR(Signal-to-Noise Distortion Ratio) 및 11.34비트의 ENOB(Effective Number of Bits) 특성을 보였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.6
• /
• pp.89-95
• /
• 2008

In this paper, we designed a low power face detection hardware and analysed its power consumption. The face detection hardware was fabricated using Samsung 0.18um CMOS technology and it can detect multiple face locations from a 2-D image. The hardware is composed of 6 functional modules and 11 internal memories. We introduced two operating modes(SLEEP and ACTIVE) to save power and a clock gating technique was used at two different levels: modules and registers. In additional, we divided an internal memory into several pieces to reduce the energy consumed when accessing memories, and fully utilized low power design option provided in Synopsis Design Compiler. As a result, we could obtain 68% power reduction in ACTIVE mode compared to the original design in which none of the above low power techniques were used.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.22 no.4
• /
• pp.448-453
• /
• 2012

There are many researches to develop robots that improve its mobility to adapt in various uneven environments. In the paper, a hybrid wheeled and legged mobile robot is designed and a obstacle avoidance algorithm is proposed based on low power walking using LRF(Laser Range Finder). In order to stabilize the robot's motion and reduce energy consumption, we implement a low-power walking algorithm through comparison of the current value of each motors and correction of posture balance. A low-power obstacle avoidance algorithm is proposed by using LRF sensor. We improve walking stability by distributing power consumption and reduce energy consumption by selecting a shortest navigation path of the robot. The proposed methods are verified through walking and navigation experiments with the developed hybrid robot.

• The KIPS Transactions:PartA
• /
• v.15A no.5
• /
• pp.243-248
• /
• 2008

This paper proposes a low-power carry look-ahead adder using multi-threshold voltage CMOS. The designed adder is compared with conventional CMOS adder. The propagation delay time is reduced by using low-threshold voltage transistor in the critical path. Also, the power consumption is reduced by using high-threshold voltage transistor in the shortest path. The other logic block is implemented with normal-threshold transistor. Comparing with the conventional CMOS circuit, the proposed circuit is achieved to reduce the power consumption by 14.71% and the power-delay-product by 16.11%. This circuit is designed with Samsung $0.35{\mu}m$ CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06d
• /
• pp.440-444
• /
• 2007

센서 네트워크를 구성하는 각 노드는 AA형 건전지를 사용하여 2년 6개월 이상 동작하는 것을 목표로 하며, 따라서 저전력을 고려하여 설계되어야 한다. 본 논문에서는 저전력 센서 네트워크를 위한 분산 컴퓨팅 모델을 제안한다. 제안된 모델은 우선 센서 노드에서 처리를 위한 에너지 소비와 통신을 위한 에너지 소비의 크기를 분석한다. 그리고 처리 에너지 비용을 지불하여 통신 에너지 감소라는 이득을 얻을 수 있음을 보인다. 한편, 이 기법은 특정 센서 노드의 에너지를 집중적으로 소비할 수 있음을 보이고, 이를 해결할 수 있는 에너지 균형 분산 컴퓨팅 모델을 제안한다. 시뮬레이션 기반 실험 결과 제안된 모델이 전체적인 에너지 소비를 낮추었을 뿐 아니라 센서 노드들 간에 에너지 균형도 이루고 있음을 알 수 있었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2005.05a
• /
• pp.1753-1756
• /
• 2005

센서 네트워크 환경에서 센서 노드에게 가장 큰 이슈는 저전력이다. 이러한 센서 노드에서 저전력화를 제공하는 것은 하드웨어 뿐만 아니라 소프트웨어에서도 중요하다. 유휴 시간에 마이크로 컨트롤러가 활성 상태로 대기 하는 대신 마이크로 컨트롤러가 제공하는 파워 슬립 모드를 이용하여 모든 주변 장치의 전원을 차단함으로서 저전력을 실현할 수 있다. 그러나 빈번한 슬립 모드 진입은 오히려 더 많은 전력을 소비하기 때문에 슬립 모드로 들어가는 시기와 나오는 시기를 적절하게 제어 하는 것은 쉬운 일이 아니다. 그러므로 본 논문에서는 타이머 인터럽트를 활용하여 슬립 모드 제어 정책을 포함하는 컴포넌트 기반의 멀티 스레드 지원 센서 OS를 구현하였다. 코드 크기의 최적화로 성능 향상을 꾀하였으며, 이로서 전력 소비도 줄일 수 있다. 또한, 컴포넌트 기반의 구조는 다양한 하드웨어를 쉽게 지원할 수 있으며, 응용 분야에 따라 다양한 어플리케이션을 쉽게 제작할 수 있도록 설계하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.32 no.5A
• /
• pp.503-509
• /
• 2007

Low-power motion estimation is required for video coding in portable information devices. In this paper, we propose a low-power motion estimation algorithm and 1-D systolic may VLSI architecture using full search block matching algorithm (FSBMA). Main power dissipation sources of FSBMA are complex computations and frequent memory accesses for data in the search area. In the proposed algorithm, memory accesses and computations are reduced by using 1D PE (processing array) array architecture performing motion estimation of two neighboring blocks in parallel and by skipping unnecessary computations during motion estimation. The VLSI implementation results of the algorithm show that the proposed VLSI architecture can save 9.3% power dissipation and can operate two times faster than an existing low-power motion estimator.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.37 no.5B
• /
• pp.317-326
• /
• 2012

Recently, many researchers have studied to solve the energy consumption of network equipments since the interest of Green IT has been increased. In this paper, we apply Low Power Idle (LPI) to OBS network to reduce energy consumption of network devices. Many previous researches have focused on maximizing the sleep time of network equipments to increase the energy saving efficiency of LPI. But transition overhead caused by LPI might not only depreciate the performance of energy saving but also increase packet delay. In this paper, Transition Decision (TD) algorithm is proposed to improve energy saving efficiency by reducing the number of unnecessary transition and guarantee the required QoS such as packet delay. To evaluate the performance of proposed algorithm, we model OBS edge router with LPI by OPNET and analyze the performance of the proposed algorithm in views of energy saving, transition count and average packet delay.

• Journal of The Institute of Information and Telecommunication Facilities Engineering
• /
• v.11 no.2
• /
• pp.58-62
• /
• 2012

최근 중요한 사회적 이슈로 떠오르고 있는 고독사를 예방하기 위해 IT- BT 융합을 기반으로 한 U-health care 시스템 및 서비스가 제안되고 있다. 그러나 최근 제안된 방식은 착용형 센서만을 이용하기 때문에 장기간 사용할 수 없는 단점을 가지고 있다. 이에 본 논문은 착용형 센서와 고정형 센서를 함께 이용하여 휴대용 센서의 수명을 극대화하면서 고신뢰성을 유지할 수 있는 지능형 상태 모니터링 시스템과 휴대형 센서의 소비전력을 줄이기 위한 AM-TPC (active margin transmission power control) 기반의 저전력 네트워크 기술을 제안 한다. 이와 더불어 구현된 저전력 지능형 상태모니터링 시스템을 기반으로 저전력 네트워크 실험을 하였을 때 50%의 전력이 감소된다는 결과를 도출하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.600-603
• /
• 2008

In this paper, a new circuit design named memory-in-pixel for low power consumption of the liquid crystal display (LCD) is presented. Since each pixel has a memory, it is able to express 8 color grades using the data saved in the memory without the operation of the gate and source driver ICs so that it can reduce the power consumption of the LCD panel. A memory circuit consists of modified S-R flip-flop (NAND-type) implemented in the pixel, which can supply AC bias for operating the liquid crystal (LC) with the interlocking clocks (CLK_A and CLK_B). This circuit is more complex than the inverter-type memory circuit, but it has lower power consumption of approximately 50% than the circuit. We have investigated the power consumption both NAND and inverter-type memory circuit using a Smart SPICE for the resolution of $96{\times}128$. The estimated power consumption of the inverter-type memory was about 0.037mW. On the other hand, the NAND-type memory showed power consumption of about 0.007mW.