• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.2
• /
• pp.466-474
• /
• 2014

According to wireless network technology and mobile processors performance were improved, the small wireless mobile device such as smart phones has been widely utilized. The mobile devices can be used GPS information, thereby the services based on location information was increased. GPS was impossible to provide location information in indoor and signal shading environment, and the tracking systems based on short distance wireless communication are required infrastructure. The IEEE 802.11 based tracking system is possible estimation using APs, however the tracking device is exhausted battery power seriously. In this paper, we propose IEEE 802.11 based low-power tracking system. We reduced power consumption from channel scanning and network connection. For performance evaluation, we designed and implemented the tracking tag device, and measured power consumption of the device. As the simulation result, we confirmed that the power consumption was reduced 46% compare to the standard execution.

• The KIPS Transactions:PartA
• /
• v.17A no.3
• /
• pp.121-126
• /
• 2010

This paper proposes a low-power MOS current-mode logic circuit with the low voltage swing technology and the high-threshold sleep-transistor. The sleep-transistor is used to high-threshold voltage PMOS transistor to minimize the leakage current. The $16{\times}16$ bit parallel multiplier is designed by the proposed circuit structure. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/104. The proposed circuit is achieved to reduce the power consumption by 11.7% and the power-delay-product by 15.1% compared with the conventional MOS current-model logic circuit in the normal mode. This circuit is designed with Samsung $0.18\;{\mu}m$ standard CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2005.11a
• /
• pp.1463-1466
• /
• 2005

상황인지로부터 알아 낼수 있는 여러가지 정보들 중에 하나가 위치정보이다. 위치인지는 어떠한 대상의 위치를 알아내는 것으로서 가장 대표적인 위치인지 시스템으로는 GPS 가 있다. 그러나 GPS 는 건물 내부에서 사용될 수 없는 단점을 지니고 있다. 이를 극복하기 위해 본 논문은 센서 네트워크 기반의 저전력 실내 위치인지 시스템 설계에 대해 기술한다. 구현된 실내 위치인지 시스템은 센서 네트워크 기반으로 설계되었다. 하드웨어 플랫폼은 모트를 기반으로 하고 있으며 운영체제는 Tiny OS 를 사용한다. 거리측정 방식은 RF 신호와 초음파 신호 사이의 시간차를 이용하고 위치측정은 삼각측량법을 이용하였다. 초음파를 이용한 다른 위치인지 시스템에 비해 저전력으로 동작한다는 점이 특징이며 위치추적이 정확하고 속도가 빠른 장점을 지니고 있다. 현재까지의 실내 위치인지 시스템은 몇가지 극복해야할 문제점들이 남아있지만 지속적인 연구를 통해 문제점들을 해결하면 홈 시큐리티나 오토메이션, 헬스케어 등과 연동하여 실내 환경에서 인간의 삶의 질 향상에 기여 할 수 있을 것이다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.2
• /
• pp.20-27
• /
• 2011

A CMOS Image Sensor(CIS) mounted on mobile appliances always needs a low power consumption because of the battery life cycle. In this paper, we propose novel power reduction techniques such as a data flip-flop circuit with leakage current elimination, a low power single slope A/D converter with a novel comparator, and etc. Based on 0.13um CMOS process, the chip satisfies QVGA resolution($320{\times}240$ pixels) whose pitch is 2.25um and whose structure is 4-Tr active pixel sensor. From the experimental results, the ADC in the middle of CIS has a 10-b resolution, the operating speed of CIS is 16 frame/s, and the power dissipation is 25mW at 3.3V(Analog)/1.8V(Digital) power supply. When we compare the proposed CIS with conventional ones, the power consumption is reduced approximately by 22% in sleep mode, 20% in operating mode.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2017.06a
• /
• pp.143-144
• /
• 2017

다양한 응용 매체의 유비쿼터스(ubiquitous) 연결을 위한 사물 인터넷 (Internet-of-Thing; IoT) 시스템은 저전력 광역 통신 (Low Power Wide Area; LPWA) 기술을 기반으로 한다. 저전력 광역 통신 시스템의 충족조건인 전송 거리 확대와 낮은 전력 사용은 시스템 전력 운용 관점에서는 상호 충돌하는 조건이다. 이를 위해 신호대역폭을 줄여 수신기 감도 (receiver sensitivity) 를 개선하는 초협대역 (Ultra Narrow Band; UNB) 기술이 주목받고 있다. 여기서는 이러한 저전력 광역 통신을 위한 초협대역 변조 기술의 신호 대 잡음 비(Signal-to-Noise Ratio; SNR)에 대해 분석한다.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.35C no.10
• /
• pp.22-29
• /
• 1998

In this paper, an 10 bit current-mode CMOS A/D converter with a current predictor is designed with a CMOS process to be integrated into a portable image signal processing system. A current predictor let the number of comparator reduce to 70 percent compared with the two step flash architecture. The current magnitude of current reference is reduced to 68 percent with a modular current reference. The designed 10 bit Low-power current-mode CMOS A/D converter with a current predictor is simulated with HSPICE using 0.6$\mu\textrm{m}$ N-well single-poly triple-metal CMOS process parameters. It results in a conversion rate of 10MSamples/s. A power consumption is measured to be 94.4mW at single +5V supply voltage. The 10 bit A/D converter fabricated using the same process occupies the chip area of 1.8mm x 2.4mm.

• Journal of KIISE:Computing Practices and Letters
• /
• v.15 no.11
• /
• pp.801-805
• /
• 2009

Hardware based dynamic voltage and frequency scaling is a promising technique to reduce power consumption in a globally asynchronous locally synchronous system such as a homogeneous or heterogeneous multi-core system. In this paper, FPGA prototype design of hardware based dynamic frequency scaling is proposed. The proposed techniques are applied to a FIFO based multi-core system for a software defined radio and Network-on-Chip based hardware MPEG2 encoder. Compared with a references system using a single global clock, the first prototype design reduces the power consumption by 78%, but decreases the performance by 5.9%. The second prototype design shows that power consumption decreases by 29.1% while performance decreases by 0.36%.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.10 no.6
• /
• pp.618-625
• /
• 2005

This paper has achieved that an optimal design and experiments of heater and cathode of electron gun that serve to embody high current density in CRT display. For the high brightness, high resolution and larger size in CRT display, high current density of electron gun is indispensible. An Impregnation style cathode is used, and must heighten operating temperature of heater to get high current density for this, it is proportional hereupon and power dissipation increases. In this paper, to get low power cathode with high current density, There are produced and tested sample that differ lead type of heater, coating method, the pitch and number of winding of the first and second coiling in the heat emission area for the low power design of high current density cathode heater in this paper.

• Electronics and Telecommunications Trends
• /
• v.13 no.1 s.49
• /
• pp.41-51
• /
• 1998

전역 클럭을 사용하는 동기 회로 설계 기술은 설계의 단순화 및 자동화가 용이하기 때문에 현재 많이 사용하는 설계 기술이다. 그러나 다양한 기능과 고성능을 필요로 하는 대규모 시스템이나 회로 설계에서는 전역 클럭 사용으로 인한 신호 지연, 전력 소모 등이 문제로 부각되면서 비동기 회로 설계 기술이 각광을 받고 있다. 비동기 회로 설계 기술은 1940년대에 개발된 기술이지만 설계 자체가 어렵고 면적 증가 등의 단점으로 제한된 분야에서 이용되었다. 현재 이러한 단점을 극복하기 위한 연구가 회로 설계, 검증, 동기/비동기 인터페이스, 그리고 저전력 회로 등의 분야에서 많이 진행되고 있다.

• Proceedings of the Korea Contents Association Conference
• /
• 2012.05a
• /
• pp.31-32
• /
• 2012

최근 스마트폰 및 태블릿의 등장으로 컴퓨터를 들고 다니는 시대가 왔다. 웨어러블 컴퓨터는 이를 뛰어넘어 컴퓨터를 몸에 부착해 활동하면서 정보를 처리한다. 이러한 웨어러블 컴퓨터는 극히 전력과 메모리 같은 하드웨어의 제약 사항을 극복하고 사용자 서비스의 QoS를 제공하기 위해 초소형이면서 저전력 기능을 갖춘 실시간 운영체제를 사용해야만 한다. 본 논문에서는 웨어러블 컴퓨터를 위한 실시간 운영체제인 SenOS을 위한 장치전력관리 기법을 설계 및 구현하였다. WPN Protocol을 이용한 통신 프로그램을 실험하여 약 25%의 전력 소모 감축효과를 확인하였다.