• Journal of Korea Multimedia Society
• /
• v.8 no.8
• /
• pp.1042-1050
• /
• 2005

This paper proposed a novel low-power video decoding scheme for mobile multimedia communication. In general, there are quite a large number of non-coded blocks in the encoded bitstream where all quantized DCT coefficients are truncated into zero. When the number of the non-coded blocks are known at the start of frame decoding, the amount of computation reduction can be precisely estimated for frame decoding. When the computation reduces, the operation speed and the corresponding supply voltage of VLSI circuits in the decoder also reduce, thus thus power consumption also reduces. In the proposed scheme, the number of the non-coded blocks is stored in the frame header of the encoded bitstream, and the decoder efficiently reduces the power consumption exploiting this information. Simulation results show that the proposed scheme reduces the power consumption to about 1/20.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2011.07a
• /
• pp.14-15
• /
• 2011

본 논문은 TFT-LCD 디스플레이를 위한 저전력 화질 개선 기법을 제안한다. 제안하는 기법에서는 TFT-LCD 디스플레이의 어두워진 백라이트를 보상하기 위한 기법을 히스토그램 균등화에 기반하여 유도하며, 밝기 보상으로 인하여 손실되는 정보량이 최소가 되게 하는 변환 함수를 구한다. 컴퓨터 모의실험을 통해 제안하는 알고리듬이 전력 소비를 줄이는 동시에 영상의 화질을 개선하는 것을 확인한다.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.171-172
• /
• 2015

PMU (Phasor Measurement Unit)는 전력시스템의 노드에서 실시간으로 시간 동기화된 페이저 정보를 측정하여 전력계통 모니터링을 가능하게 하는 장치이다. 이 때, PMU가 모니터링 장치로서 활용되기 위해서는 고신뢰도의 페이저 정보 측정이 요구된다. 기본적인 페이저 추정기법은 푸리에 변환을 이용하여 정현파 신호의 기본주파수 성분을 분석하는 것으로 본 논문에서는 푸리에 변환 기반 페이저 추정기법과 웨이브렛 기반 페이저 추정기법의 성능을 분석하여 웨이브렛 기반 페이저 추정기법의 타당성을 검토하고자 하였다. 페이저 추정기법의 평가에는 IEEE 표준에 따른 TVE (Total Vector Error) 개념을 사용하며 정현파 신호의 진폭변화와 위상변화 및 잡음발생 환경의 진폭변화에 대하여 페이저 추정 기법들의 성능평가로 신뢰성을 확인하였다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2013.01a
• /
• pp.13-16
• /
• 2013

최근 Web 서비스, MP3, 동영상 재생, 무선통신 등 다양한 기능을 제공하는 스마트폰, 테블릿 PC와 같이 베터리로 동작하는 디지털 컨버젼스 기기들의 사용량이 증가되었고, 이러한 이동형 임베디드 기기들은 베터리 용량에 따라 사용시간이 제한된다. 그렇기 때문에 기기들의 평가항목 중 전력소모라는 성능지표가 대두되고 있으며, 소비전력을 낮추기 위한 저전력 기법이 전 세계적으로 연구되고 있다. 본 논문에서는 이동형 임베디드 기기에 사용 가능한 cnu_RTOS에 DPM(Dynamic Power Management)과 S3C2450에서 제공하는 DPM(Device Power Management)을 이용한 저전력 기능을 구현하여, 소비전력 감소율을 측정하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.451-454
• /
• 2007

오늘날 많은 임베디드 시스템이 배터리를 통해 전력을 공급한다. 이처럼 제한적인 배터리 용량 때문에 임베디드 소프트웨어는 개발 시에 전력소비를 고려하여 디자인하여야 한다. 이와 같은 이유로 최근 저전력 디자인과 소프트웨어 소비전력 분석 및 분석에 대한 연구가 두드러지게 진행되고 있다. 측정 기반 전력 소모 분석 기법의 대표적인 부류인 명령어 수준 전력 분석 기법이 CPU와 메모리의 전력 소비만을 고려하는 점을 보안하기 위하여 본 논문에서는 시스템 전체의 소비 전력을 분석하기 위하여 이벤트 방식의 전력 소모 분석 기법을 제안한다. 사용자는 소비전력을 모니터링하고 싶은 코드 구간에 대해 이벤트로 지정하고 해당 이벤트가 발생하는 동안 소비되는 전력을 DAQ 장비로부터 측정한 후 결과를 바탕으로 소프트웨어의 수행시간, 소비전력량, 전력소비 병목현상, 커널 이벤트의 발생 빈도 및 횟수 등을 파악하여 소프트웨어의 성능을 계층적으로 분석할 수 있는 데이터를 제공한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.1
• /
• pp.45-50
• /
• 2007

This paper proposes a low power selective data write (SDW) scheme for a phase-change random access memory (PRAM). The PRAM consumes large write power because large write currents are required during long time. At first, the SDW scheme reads a stored data during write operation. And then, it writes an input data only when the input and stored data are different. Therefore, it can reduce the write power consumption to a half. The 1K-bit PRAM test chip with $128{\times}8bits$ is implemented with a $0.8{\mu}m$ CMOS technology with a $0.8{\mu}m$ GST cell.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.40 no.5
• /
• pp.931-937
• /
• 2015

Distributed relay scheme for wireless ad hoc multi-hop multicast network composed of low-power and low-complexity wireless devices with high density is proposed. The proposed relay scheme is shown to be better than flooding, which is the distributed relay scheme applied to ZigBee, in the outage probability and the multicast transmission rate by simulations.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.392-393
• /
• 2010

본 논문에서는 최근 모바일 디스플레이로 각광 받고 있는 OLED 디스플레이를 위한 영상 화질 개선 기법을 제안한다. OLED 디스플레이는 영상의 화소값을 개별적으로 조정함으로써 전력 소모를 조정할 수 있다. 이러한 OLED의 특성과, 영상 화질 개선의 대표적인 기법인 히스토그램 수정 기법을 이용하여 전력소모를 최소화 하는 영상 화질 개선 기법을 제안한다. 제안하는 기법에서는 먼저 OLED 디스플레이의 소모 전력을 추정하고, 입력 영상의 히스토그램 수정을 통하여 얻어지는 전달함수를 이용하여 영상을 변환한다. 모의실험을 통하여 영상을 표현하기 위한 소모 전력이 효과적으로 감소함을 확인한다.

• Proceedings of the Korea Contents Association Conference
• /
• 2012.05a
• /
• pp.31-32
• /
• 2012

최근 스마트폰 및 태블릿의 등장으로 컴퓨터를 들고 다니는 시대가 왔다. 웨어러블 컴퓨터는 이를 뛰어넘어 컴퓨터를 몸에 부착해 활동하면서 정보를 처리한다. 이러한 웨어러블 컴퓨터는 극히 전력과 메모리 같은 하드웨어의 제약 사항을 극복하고 사용자 서비스의 QoS를 제공하기 위해 초소형이면서 저전력 기능을 갖춘 실시간 운영체제를 사용해야만 한다. 본 논문에서는 웨어러블 컴퓨터를 위한 실시간 운영체제인 SenOS을 위한 장치전력관리 기법을 설계 및 구현하였다. WPN Protocol을 이용한 통신 프로그램을 실험하여 약 25%의 전력 소모 감축효과를 확인하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.10
• /
• pp.95-104
• /
• 2004

This paper propose a motion estimator architecture to reduce the power consumption of the most-power-consuming motion estimation method when designing multimedia SoC with deep submicron technologies below 0.13${\mu}{\textrm}{m}$. The proposed architecture considers both dynamic and static power consumption so that it is suitable for large leakage process technologies, while conventional architectures consider only dynamic power consumption. Consequently, it is suitable for mobile information terminals such as mobile videophone where efficient power management is essential. It exploits full search method for simple hardware implementation. It also exploits early break-off method to reduce dynamic power consumption. To reduce static power consumption, megablock shutdown method considering power line noise is also employed. To evaluate the proposed architecture when applied multimedia SoC, system-level control flow and low-power control algorithm are developed and the power consumption was calculated based on thor From the simulation results, power consumption was reduced to about 60%. Considering the line width reduction and increased leakage current due to heat dissipation in chip core, the proposed architecture shows steady power reduction while it goes worse in conventional architectures.