• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.319-323
• /
• 2007

현재 일반적으로 사용되고 있는 저가형 청소 로봇은 환경 지도를 사용하지 않기 때문에 주행시 문제가 발생하고 이런 이유로 청소 효율이 좋지 않다. 본 논문에서는 환경 지도를 사용하는 고가의 청소 로봇처럼 동작하는 저가의 청소 로봇을 하드웨어 부분과 알고리즘 부분으로 나누어 제안한다. 제안하는 청소 로봇은 확장된 그리드 기반의 지도를 사용하여 청소를 수행한다. 본 논문에서 제안하는 로봇을 제작하여 실험한 결과는 기존의 저가형 청소 로봇에 비해 제안한 청소 로봇이 효율적임을 보여주고 있다.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.47 no.8
• /
• pp.24-31
• /
• 2010

A receiver architecture with low complexity for chirp spread spectrum (CSS) of IEEE 802.15.4a is proposed. To demodulate the received signal at the highest signal to noise power ratio, matched filter is generally adopted for the receiver of wireless communication systems. It is, however, not resonable to adjust the matched filter to the receiver of CSS whose objectives are low complexity, low cost and low power consumption since complexity of the matched filter is high. In this paper, we propose a new receiver architecture using differential multiplication and accumulator not matched filter for demodulation. Also, bi-orthogonal decoder implemented by only adder/subtractor is proposed. The hardware resources for implementation are reduced in the proposed receiver architecture, although bit error rate performance is low compared with the receiver architecture based on the matched filter.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.19 no.7
• /
• pp.1608-1616
• /
• 2015

This paper describes an efficient hardware implementation of lightweight encryption algorithm LEA-128/192/256 which supports for three master key lengths of 128/192/256-bit. To achieve area-efficient and low-power implementation of LEA crypto- processor, the key scheduler block is optimized to share hardware resources for encryption/decryption key scheduling of three master key lengths. In addition, a parallel register structure and novel operating scheme for key scheduler is devised to reduce clock cycles required for key scheduling, which results in an increase of encryption/decryption speed by 20~30%. The designed LEA crypto-processor has been verified by FPGA implementation. The estimated performances according to master key lengths of 128/192/256-bit are 181/162/109 Mbps, respectively, at 113 MHz clock frequency.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.28 no.12C
• /
• pp.1182-1191
• /
• 2003

In this paper, we propose a new hardware architecture for integer transform, quantizer, inverse quantizer, and inverse integer transform of a new video coding standard H.264/JVT. We describe the algorithm and derive hardware architecture emphasizing the importance of area for low cost and low power consumption. The proposed architecture has been verified by PCI-interfaced emulation board using APEX-II Alters FPGA and also by ASIC synthesis using Samsung 0.18 um CMOS cell library. The ASIC synthesis result shows that the proposed hardware can operate at 100 MHz, processing more than 1,300 QCIF video frames per second. The hardware is going to be used as a core module when implementing a complete H.264 video encoder/decoder ASIC for real-time multimedia application.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10b
• /
• pp.209-211
• /
• 1999

본 논문에서는 저가형 멀티미디어 시스템 제작에 대해서 소개한다. 본 시스템은(DigiAlbum)은 정지 영상과 동영상을 출력, 수정, 저장이 가능하며, 사용자가 쉽게 이용할 수 있도록 리모콘으로 작동하게 되어 있다. DigiAlbum은 IBM 호환형태의 STPC CPU를 사용하였고, PCMCIA를 사용하였다. 멀티미디어 전용 단일 사용자 다중처리 32비트 Mini OS를 탑재하였으며, 정규 비트맵 메모리 블록을 이용한다. 어플리케이션 프로그램은 하드웨어를 직접 제어하며, 비디오 메모리 직접 엑세스와 Fast DCT를 이용하여 빠른 영상 복호/부호화를 처리한다. 멀티미디어 처리 부분에서 DigiAlbum은 일반 고가형 PC급과 그 성능이 같다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2002.11a
• /
• pp.179-182
• /
• 2002

본 논문에서는 디지털 이퀄라이저에 대하여 검토하고, 대역 및 이득에 따라 Q-factor를 가변시키는 디지털 이퀄라이저 필터를 제안한다. 제안한 기법은 고정된 Q-factor를 사용하거나, 대역에 따라 Q-factor를 결정하는 기존의 방법들에 비해 가청 주파수 영역에서의 대칭성과 이득 리플 등의 측면에서 우수하고, 기존의 방법과 동일한 수준의 하드웨어 복잡도를 보인다. 또한, 중심 주파수 선정에 따른 성능 변화에 대해서도 고찰한다.

• Proceedings of the KIPE Conference
• /
• 2010.11a
• /
• pp.24-25
• /
• 2010

본 논문은 저전압 대전류의 신재생 에너지원을 고전압 저전류 계통에 연계하기 위하여 필요한 고압의 직류전압으로 변환하기 위하여 기존의 포워드 플라이백 컨버터의 출력단을 직렬로 연결한 새로운 방식의 컨버터를 제안한다. 제안된 컨버터는 절연의 장점을 가지고 있고 변압기 이용률이 높으며 효율이 우수한 장점을 가지고 있다. 제안된 회로의 동작원리를 설명하고 시뮬레이션으로 확인한 후 100[W]급 하드웨어 프로토 타입을 이용하여 검증하였다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2005.11a
• /
• pp.343-346
• /
• 2005

유비쿼터스 시대의 도래로 인해 많은 IT업체는 유비쿼터스 핵심기술을 기반으로 발전하고 있다. 이러한 유비쿼터스 핵심기술의 상당부분은 무선통신기술 RF를 이용한 것이며 이를 활용하여 RFID 시스템 및 Ubiquitous Sensor Network 등을 구축할 수 있다. 본 논문에서는 이에 적합한 400/800MHz ISM/SRD 밴드대역을 사용하는 무선 트렌시버 단일 칩인 CC1020을 이용하여 하드웨어를 구성 하였다. CC1020칩을 사용하면 저전력, 고감도, 적은 주변회로 구성 등 많은 이점이 있으며 주파수원 고정과 필터링 및 전원공급상태 그리고 PC와의 interface등의 하드웨어를 쉽게 구현할 수 있다. 따라서 이러한 각 주변회로 구성에 대해 설명하고 실제 구현을 통해 DATA의 송수신실험을 통해 하드웨어의 특성을 확인 하였다.

• Electronics and Telecommunications Trends
• /
• v.28 no.2
• /
• pp.1-10
• /
• 2013

1980년대와 1990년대가 서버와 데스크톱 중심 컴퓨팅의 시대였다고 한다면 2000년대 들어 모바일 분야를 포함하는 임베디드 프로세서 시장이 급격히 확장되며 임베디드 중심 시대로 산업구조가 재편되고 있다. 그리고, 2010년대에는 임베디드 프로세서 시장이 더욱 확대되고 기술도 더불어 발전되고 있는데, 최근 기술을 주도하고 있는 뜨거운 용어 중의 하나가 이기종 멀티코어 컴퓨팅이라 할 수 있다. 시장이 요구하는 고성능 컴퓨팅을 수용하고 임베디드 기기의 특성상 저전력을 실현해야 하는 현실적 문제를 해결하기 위한 이기종 멀티코어 하드웨어가 임베디드 기기에도 적용을 앞다투고 있는 상황이며, 적절한 응용 콘텐츠에 맞춰 이기종 멀티코어 하드웨어를 활용하기 위한 소프트웨어에 대한 관심과 발전도 발 맞춰 진행되고 있다. 이에 본고에서는 임베디드 기기 분야에 한정하여 이기종 멀티코어 하드웨어와 소프트웨어의 기술 동향을 살펴보고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06d
• /
• pp.555-559
• /
• 2007

국제 비디오 압축 표준인 H.264/AVC는 MPEG-2나 MPEG-4등에 비해 압축률이 2배 이상 향상되어 저대역폭을 가지는 모바일 단말기 기반의 네트워크에서도 이전의 압축표준보다 훨씬 좋은 품질의 영상을 제공하나 높아진 압축률에 상응하여 복잡도 또한 증가하였다. 이러한 복잡도를 해결하기 위하여 디코딩을 하는 과정에서 병목현상을 일으키는 부분들을 하드웨어의 최적화된 설계로 해결해왔다. 이러한 하드웨어 기반 해결은 단말기의 교체라는 단점을 가지고 있다. 이러한 단점을 해결하기 위하여 본 논문에서는 소프트웨어 디코더가 모바일 단말기에 적용되기 위한 조건들을 살펴보고 디코딩 과정 중에 가장 많은 병목 현상을 가지는 디블록킹 필터(De-Blocking Filter)를 모바일 단말기에 적용하기 위한 방법을 제안한다. 이러한 시도는 모바일 단말기 상에서 하드웨어 기반 디코더가 아닌 소프트웨어 기반 디코더가 구현 될 수 있는 기초가 된다.