• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.411-414
• /
• 2010

본 논문은 비디오 처리를 위한 고성능의 메모리 제어기를 설계하였다. 메모리 제어기는 arbiter에 의해 제어되며 이것은 메모리 억세스를 요구하는 모듈들의 요구 신호를 받아 데이터를 전송하는 역할을 해주게 된다. 구현된 메모리 제어기는 버스를 사용하기 위한 승인을 받기 위해서 마스터와 신호를 주고 받는 MAU블록, grant 신호를 디코딩하고 컨트롤 신호의 상태를 정의한 arbiter 블록, SDRAM의 ac parameter를 저장하고 bank의 준비 여부, read/write 가능 여부, precharge와 refresh의 가능 여부를 확인하여 system과 read/write가 준비되었다는 신호를 출력, SDRAM의 실질적인 입력신호를 생성하는 memory accelerator 블록, 생성된 입력신호를 저장하고 마스터에서 직접 write data를 입력 받는 memory I/F 블록으로 구성된다. 이 메모리 제어기는 174.28MHz의 주파수로 동작하였다. 본 설계는 VHDL을 이용하여 설계되었고, ALTERA의 Quartus II를 이용하여 합성하였다. 또한 ModelSim을 이용하여 설계된 회로를 검증하였다. 구현된 하드웨어는 StatixIII EP3SE80F1152C2 칩을 사용하였다.

• Proceedings of the IEEK Conference
• /
• 1998.10a
• /
• pp.1105-1108
• /
• 1998

본 논문은 VSB 전송방식의 HDTV 수신기에 입력되는 신호의 위상잡음 및 이득오차를 없애주는 위상 추적 루프를 설계하였다. 위상 추적 루프는 VSB 신호가 가지는 신호점과 입력된 I 채널의 표본화된 데이터를 이용하여 신호점들의 Q 채널 성분을 추정한 다음 복소곱셈기를 이용하여 입력신호와 곱합으로써 위상의 에러값을 보상하는 구조로 되어 잇다. 위상오차를 검출하는 알고리즘으로 시그늄 함수를 이용함으로써 하드웨어의 부담을 줄이면서 넓은 선형영역을 가질 수 있게 되어 우수한 추적 성능을 가지는 위상 추적 루프를 구현하였고 소프트웨어 심류레이션을 통하여 제시한 알고리즘의 효율성을 입증한 후 ASIC으로 구현하였다.

• Proceedings of the KIEE Conference
• /
• 2001.07d
• /
• pp.2613-2615
• /
• 2001

청각시스템의 저전력 및 가격의 저렴화를 위해 달팽이관의 BM(Basilar Membrain)모델을 아날로그 VLSI 마이크로 파워 공정으로 구현하고 있다. 본 논문에서는 소리의 주파수 정보 추출기능을 하는 직렬 연결된 트리구조(TSBF : Tree-structured Cascaded Bandpass Filter)의 16채널의 아날로그 중간대역통과 필터회로를 CMOS VLSI 공정을 이용하여 설계하였다. 특히 큰 입력 신호에 대해서도 파형왜곡 없이 선형적인 특성을 가지는 트랜스 컨턱터를 이용하여 필터를 구현하였다. 필터는 저대역통과필터와 출력이득의 감쇄를 줄이기 위해서 중간대역통과필터를 이용하여 전체 시스템을 설계했다. 본 논문에서 기존의 150mVp-p 입력신호 범위의 트랜스 컨턱터를 Substrate 입력을 가지는 트랜스 컨턱터를 이용하여 입력신호 범위를 1Vp-p 까지 늘였다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.14 no.1
• /
• pp.39-44
• /
• 2013

In this paper digital phase-shifter for multi-arm spiral antennas was designed by using Hilbert transform. All frequency components in input signal are phase-shifted for 90 degree by Hilbert transform, and the transform is implemented by FIT and IFIT. Digital phase-shifter generates two signals with phase difference of 90 degree by using Hilbert transform from input signals sampled by analog-digital converter(ADC), and then the input signal is phase-shifted for a given phase by using two signals. Hilbert transform based on digital phase-shifter is designed by Xilinx System generator, and the effects of input noise, FIT point, sampling period, initial phase of input signal, and shifted phase are simulated and its results are compared with Matlab results.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2014.07a
• /
• pp.239-240
• /
• 2014

본 논문에서는 싱글 보드컴퓨터(SBC)에서 마우스와 디지타이저를 이용한 입력장치설계에 대하여 연구하고자 한다. 산업용 제어현장에서 사용되는 SBC는 아날로그 방식의 입력장치를 주로 사용하지만, 현재의 컴퓨터 주변장치를 직접 사용할 수 없는 경우가 대부분이다. 본 논문에서는 PC에서 사용하는 다양한 주변장치를 SBC에서 사용할 수 있도록 신호를 변환하는 입력장치를 설계 제작하였다. PC 주변장치는 MCU를 이용하여 신호를 해석한 후, SBC 입력장치 신호형식으로 변환하여 제공하였다. 설계 제작된 입력장치는 마우스 디지타이져, 터치스크린 등 다양한 장치들을 SBC에서 사용이 가능함을 보였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.5
• /
• pp.11-11
• /
• 2001

본 논문에서는 카운터와 커패시터를 사용하여 시간 정보로부터 디지털 출력 값을 얻을 수 있는 새로운 시간-디지털 변환기를 제안하였다. 기존의 시간-디지털 변환회로의 경우 디지털 출력 값을 얻기 위해서는 입력 신호가 인가된 후 입력 시간보다 더 긴 공정시간이 필요하였다. 또한 입력 신호의 시간 간격에 무관하게 카운터의 클럭 주파수가 일정하여 변환된 디지털 값의 분해도는 항상 일정하였다. 그러나 본 논문에서 제안한 시간-디지털 변환 회로는 입력 신호가 인가됨과 동시에 지연시간 없이 디지털 출력 신호를 얻을 수 있으며, 또한 수동소자의 값을 변화시킴으로서 원하는 입력 시간 영역과 분해도를 쉽게 구현할 수 있다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2001.11a
• /
• pp.676-680
• /
• 2001

본 논문에서는 2선식 양방향 통신이 가능한 I2C 제어기법을 이용하여 CCD 카메라와 Video 카메라로부터 아날로그 형태의 영상신호를 입력받아 다양한 포맷으로 디지털 영상을 지원하는 비디오 디코더를 설계하였고, 디지털화된 영상신호를 입력받아 NTSC와 S-VIDEO 방식으로 아날로그 영상신호를 재구성하는 stand-alone 시스템을 이용하여 비디오 엔코더를 설계하였다. 설계된 비디오 디코더와 엔코더를 이용하여 영상신호를 전송한 결과, EIA 포맷과 CCIR-xxx 포맷을 효율적으로 제어할 수 있음을 확인하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.11
• /
• pp.41-47
• /
• 2011

A novel digital instrumentation amplifier(DIA) converting universal signal inputs into 5V voltage-output for industry standard sensor signal processing was designed. The circuit consists of a commercial instrumentation amplifier, seven analog switches, two voltage references of 1.0V and -10.0V, and four resistors. The converting principle is the circuit reconstruction by switches for resistor values and reference voltages according to input signals. The simulation result shows that the DIA has a good output voltage characteristics of 0~5V for the input voltage of 0V~5V, 1V~5V, -10V~+10V, and 4mA~20mA. The nonlinearity error was less than 0.1% for the four type signal inputs.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.505-508
• /
• 2000

본 논문에서는 16채널 혹은 8채널의 센서를 통해 들어오는 저주파대역의 아날로그 신호를 수집하고. 수집된 데이터를 실시간으로 처리하기 위한 고속의 신호처리 기능이 결합된 통합 DSP (Digital Signal Processor)시스템을 구현하였다. 구현된 시스템은 휴대가 용이하도록 소형으로 설계되어 있으며 노트북 등의 이동형 장비에 활용되도록 USB 인터페이스를 채택하였으며, 장치간의 네트워크 구성이 가능하도록 Ethernet 인터페이스를 추가하였다 Digital Signal Processor는 Texas Instrument 사의 TMS320C6701 부동소수점 연산방식의 고성능 DSP를 사용하여 16채널의 실시간 신호 분석이 가능하게 하였으며, ICP 센서 구동용 전류 공급부를 내장하여 센서 선택의 폭을 넓히었고, programmable gain amplifier인 PGA202증폭기를 사용하여 입력신호가 작을 경우 최대 1000배, 즉 60dB까지 입력신호를 증폭하여 수집 및 분석할 수 있다. 200kSPS의 샘플링 레이트와 16bit resolution을 가지는 AD976 A/D converter를 사용하여 채널당 0～6kHz의 신호대역폭을 가지며,differential 입력시 8 채널,single ended 입력시 16 채널의 입력 신호의 수집 및 분석이 가능하다. Windows 응용프로그램에서는 사용자가 원하는 입력신호 및 스펙트럼 실시간 분석, 입력신호 기록 및 저장, RPM 측정 및 분석, 외부 트리거 및 레벨 트리거를 이용한 입력신호 제어와 수집된 데이터를 바탕으로 원하는 제어가 가능한 응용프로그램 제작에 활용될 라이브러리가 포함된다.

• Proceedings of the KIEE Conference
• /
• 2002.07d
• /
• pp.2586-2588
• /
• 2002

본 논문에서는 $\Sigma\Delta$ 변조된 입력신호를 갖는 적응필터의 수렴특성을 연구하여 향상 방안을 제시하였다. 하드웨어적인 측면에서 효율적인 해상도를 내는 $\Sigma\Delta$ 변조기는 중저주파 대역의 신호를 처리하는데 널리 사용되고 있다. $\Sigma\Delta$ 변조신호는 항상 $\pm1$의 값만을 갖기 때문에, 사인 알고리즘을 사용하는 적응필터와 효율적으로 결합될 수 있다. 하지만, PCM 신호에 대비하여 $\Sigma\Delta$ 변조 신호의 상대적인 길이가 길어 이를 처리하는 적응필터의 길이가 증가하고, 아울러 사인 알고리즘 자체가 갖는 수렴속도의 문제점 때문에 이러한 결합은 불안정한 수렴 특성을 보이게 된다. 본 연구에서는 $\Sigma\Delta$ 변조된 입력신호에 대하여 웨이블릿 변환을 적용한 변환영역 적응필터를 설계하였으며, 수렴속도가 향상됨을 시스템 식별의 응용예를 통하여 검증하였다.