• Proceedings of the Korean Society of Propulsion Engineers Conference
• /
• 2002.04a
• /
• pp.59-59
• /
• 2002

램제트 추진기관은 압축과정을 별도의 부품 없이 형상에 의해서 감속하여 연소 압력비를 얻는다. 따라서 구동 마하수와 형상에 의해 흡입과정의 압축 효율이 결정된다. 설계점은 충분한 유량을 확보 할 수 있는 유량과 충격파 각을 조절하여 전압력 손실을 줄이도록 고려되어야 한다. 또한 연소가 일어나면 연소실 압력이 배압으로 작용하고 비행시에 받음각은 변하므로 이에 따른 성능 분석도 고려 되어야 할 사항이다. 본 연구는 국내에서 실험한 형상에 대해 수치계산을 수행하여 코드의 검증과 아울러 램제트 유동장의 수치적 시뮬레이션도 설계단계에서 하나의 도구로 이용할 수 있음을 보여준다. 실험에서는 배압 조건을 얻기 위해 유동 블록키지를 유로 내에 두어 상응하는 배압을 얻었지만 본 계산에서는 압력 경계조건을 직접 사용하였다. 유동이 비정상 특성을 가지므로 시간 정확도를 이차로 가지도록 이중시간 전진법을 사용하였다. 사용한 압력비는 충격파가 카울 끝에 닿는 임계상태에 가까운 12, 13, 14에 대해 계산을 수행하였고 부스터모드로 흡입구 끝이 막혀 있다가 램제트 모드로 바뀌어 연소실 압력이 위의 압력비라고 가정할 때의 비정상 천이 과정을 계산해 보았다. 본 계산은 흡입구 부분만을 떼어놓고 적절한 가정 하에 수행되었지만 연소실 내부도 비정상 특성을 가지므로 흡입구와 연소실을 동시에 같이 계산해야한다. 추후에 전체적인 계산을 진행하기 위한 전 단계로 흡입구 계산만을 수행하여 실험과 잘 일치하는 계산 결과를 얻었고 전체 계산을 위한 연구는 진행 중에 있다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.21 no.8
• /
• pp.102-106
• /
• 2007

To apply the flux-lock type superconducting fault current limiter(SFCL) into power system, its current and voltage ratings are required to increase. Especially, in case of series connection of SFCLs, the countermeasure for simultaneous quenches must be considered. The structure, which each flux-lock type SFCL unit was wound in series on the same iron core, can induce the simultaneous quench of superconducting elements. Through the fault current limiting experiment for the suggested structure, it was confirmed that the even voltage burden among the superconducting elements comprising SFCLs could be made.

• Korean Chemical Engineering Research
• /
• v.49 no.2
• /
• pp.263-270
• /
• 2011

The aim of this paper is, through the experiment of Lithium-Ammonia solutions $(Li(NH_3)_n)$, to analyze and verify a thermoelectric-conversion property at near Ammonia-boiling point ($-40^{\circ}C$). The experiment results show that the solutions with 0.58 MPM~1.87 MPM generate thermoelectric power at temperature difference $({\Delta}T=0{\sim}15^{\circ}C)$ where Current is constantly proportional to Voltage. This paper provides a new insight into the development of a thermoelectric material.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.35C no.6
• /
• pp.1-8
• /
• 1998

In this paper, we designed a low power 8bit ELM adder with static CMOS and hybrid logic styles on a chip. The designed 8bit ELM adder with both logic styles was fabricated in a 0.8$\mu\textrm{m}$ single-poly double-metal, LG CMOS process and tested. Hybrid logic style consists of CCPL(Combinative Complementary Pass-transistor Logic), Wang's XOR gate and static CMOS for critical path which determines the speed of ELM adder. As a result of chip test, the ELM adder with hybrid logic style is superior to the one with static CMOS by 9.29% in power consumption, 14.9% in delay time and 22.8% in PDP(Power Delay Product) at 5.0V supply voltage, respectively.

• Proceedings of the KIEE Conference
• /
• 1997.07c
• /
• pp.1078-1082
• /
• 1997

The distance in load parameter space to the closest voltage collapse point provides the worst case power margin and the left eigenvector identifies the most effective direction to steer the system to maximize voltage stability under contingency. This paper presents the results of the comparative performance study of the algorithms, which are applicable to a large scale power system, for computing the closest saddle node bifurcation (CSNB) point. Dobson's iterative method converges with robustness. However the slow process of updating the load increasing direction makes the algorithm less efficient. The direct method converges very quickly. But it diverges if the initial guess is not very close to CSNB. Zeng's method of estimating the approximate critical point in the pre-determined direction is attractive in the sense that it uses only using load flow equations. However, the method is found to be less efficient than Dobson's iterative method. It may be concluded from the above observation that the direct method with the initial values obtained by carrying out the iterative method twice is most efficient at this time and more efficient algorithms are needed for on-line application.

• The Transactions of the Korean Institute of Electrical Engineers A
• /
• v.48 no.8
• /
• pp.951-957
• /
• 1999

The saddle node bifurcation (SNB) and the distance voltage instability are valuable information in power system planning and operation. This paper presents a new efficient, robust and unified strategy to compute the SNB by the combined use of the continuation power flow (CPF), Point of Collapse (PoC) method, and the method of a pair of multiple load flow solutions (PMLFS) with Lagrange interpolation utilizing only their advantages: the approximate nose curves and critical loading are determined fast by Lagrange-interpolating two stable and two unstable solutions obtained by using the robust CPF and PMLFS; the exact SNB is computed by the quadratically converging PoC method. The proposed method has been tested on Klos-Kerner 11-bus, New England 30-bus, IEEE 118-bus and KEPCO 791-bus systems. The method is found to be so efficient that computation time for determining the SNB of the KEPCO 791-bus system is 17.82 sec by a notebook PC with 300 MHz Pentium processor.

• Transactions of the Korean Society of Automotive Engineers
• /
• v.22 no.7
• /
• pp.76-83
• /
• 2014

During PEMFC(Proton Exchange Membrane Fuel Cell) operation monitoring and diagnosis are important issues for reliability and durability. Stack defect can be followed by a critical cell voltage drop in the stack. One method for monitoring the cell voltage is CVM(Cell Voltage Monitoring), where all cells in the stack are electrically connected to a voltage measuring system and monitored these voltages. The other methods are based on the EIS(Electrochemical Impedance Spectroscopy) and on nonlinear frequency response. In this paper, intermodulation(IM) method for diagnosis PEMFC stack is introduced. To detect one or more critical PEMFC cell voltage PEMFC stack is excited by two or more test sinusoid current, and the frequency response of the stack voltage is analyzed. If one or more critical cell voltage exists, higher harmonics on the voltage frequency spectrum will appear. For the proposed IM method, stack simulation and experiments are conducted.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1998.02a
• /
• pp.166-166
• /
• 1998

반도체 공정에서 기존보다 큰 30cm 웨이퍼훌 이용하기 위해서 기존의 ECR, Helicon, ICP, 등 공정용 고 밀도 플라즈마 원들의 대면적화에 대한 연구가 세계적으로 진행되고 있다 현 상황에서는 평판형 안테 나룰 이용한 TCP가 대면적용 폴라즈마 원의 가장 유력한 후보로 여겨지고 있다 TCP롤 대면적화 하는 데 있어서 중요한 문제점으로는 대면적에서의 큰 안테나 인되턴스로 인한 임피던스 정합과 대면적에서 의 유전울질의 기계적 강도이다. 앓은 유전물질올 사용힐 수 있도록 대면적 TCP 플라즈마 원올 실계 저l작하였고 이차원 가열이론올 이용한 TCPRP code 률 이용하여 안테나의 반경옳 결정하였디 안테나의 인덕턴스 값올 줄이기 위해서는 주m수는 13.56MHz 보다 낮은 4-5MHz 부근에서 작동하는 RF 파워룰 선택하였다 이 파워 서플라이는 보통 사용되는 50n 흩력 입묘$\mid$던스훌 갖는 형태가 Of니라 LC 공진현상 올 이용하여 부하에 파워률 전달하는 형태이다 .. TCP 장치에 사용할 수 있도록 파워 서플라이 흩력 단에 안테나와 직혈로 가변 콘덴서를 달아서 임11I던스 정합올 힐 수 있게 하였다 안테나에 직훌로 달Of줌으 로써 안테니의 인덕턴스훌 훌여주는 효과훌 얻올 수 있다 안테나에 흐르는 전류룰 측정하기 위해서 사 각형 루프로 전류 픽업 코일을 만들었고 진공상태에서 RF 파워률 인가하고 안테나의 전류와 전압을 측정하여 픽업 코일걸과훌 조정하였다. 발생기체로는 헬륨올 사용하였고 1-100mTorr 의 압력범위에서 실험을 하였다 플라즈마롤 빌샘시키고 파워를 증가 시킴에 따라 E-H mode transition 현상이 관찰되었고 그 때의 임계 전류 값을 측정하였다. 압력이 낮올수록 모드 변화가 일어나는 전류의 값이 작았다 임계 전류는 압력에 대해서 선형적인 특성을 보였다 이는 압력이 낮을수록 유도걸힘이 더 잘 된다는 것을 의미한다 1 1 mTorr에서는 H-mode에서 안테나의 전류가 파워훌 증가시킴에 따라 계속 증가하였으니, 압력이 올라 갈수록 조금씩 증가하는 정도가 줄어들고. 100mTorr에서는 포화된 값을 나타냈다 H-mode로 넘어간 후 에는 파워가 증가황에 따라 안테나의 임피던스 값이 모든 압력영역에서 줄어드는 경황을 보였고, 이는 플라즈마의 인덕턴스에 의해서 안테나의 인덕턴스 기 감소되기 때문이다, 파워가 증가할수록 안테U오} 플라즈마 루프사이의 상호걸합이 증가하는 걸로 해석힐 수 있다 안테나의 인되턴스 변화보다는 저항.성 분의 변화가 컸다 하지만 전체 임피던스로 볼 때 저항성분이 상대적으로 작기 때문에 인덕턴스의 감소 가 더 큰 영향을 미치는 걸로 볼 수 있다. 하지만 플라즈마로의 파워 전달에는 저항성분만이 영향올 미 치므로 저항성분의 큰 변화는 파워가 많이 전달될올 의미한다 피워전달 효율을 계산해 본 결과 수 r mTorr 부근이 80-90% 정도의 높은 효율올 보였고 5mTorr 일 때가 가장 좋았다.

• 한국초전도학회:학술대회논문집
• /
• v.9
• /
• pp.348-351
• /
• 1999

We investigated current limiting properties for an SFCL of YBCO thin film coated with an Au layer. The YBCO film of 1 mm wide and 400 nm thick could carry the current 9.6 A$_{peak}$ without quench. The SFCL limited the fault current below 7.6 A$_{peak}$, which otherwise increases above 65 A$_{peak}$ and melted down at the potential fault current of about 100 A$_{peak}$ which is 10 times greater than the quench current. This means that the Au layer successfully protected the superconducting film by dispersing the heat generated at hot spots and electrically shunting the YBCO film.

• Journal of IKEEE
• /
• v.13 no.1
• /
• pp.77-86
• /
• 2009

A wavelet Electrocardiogram(ECG) detector and its analog-to-digital converter(ADC) for low-power implantable cardiac pacemakers are presented in this paper. The proposed wavelet-based ECG detector consists of a wavelet decomposer with wavelet filter banks, a QRS complex detector of hypothesis testing with wavelet-demodulated ECG signals, and a noise detector with zero-crossing points. To achieve high-detection performance with low-power consumption, the multi-scaled product algorithm and soft-threshold algorithm are efficiently exploited. To further reduce the power dissipation, a low-power ADC, which is based on a Successive Approximation Register(SAR) architecture with an on/off-time controlled comparator and passive sample and hold, is also presented. Our algorithmic and architectural level approaches are implemented and fabricated in standard $0.35{\mu}m$ CMOS technology. The testchip shows a good detection accuracy of 99.32% and very low-power consumption of $19.02{\mu}W$ with 3-V supply voltage.