• 전자공학회지
• /
• 제30권4호
• /
• pp.422-422
• /
• 2003

본 논문에서는 기존의 기지국과 W-CDMA 시스템을 상호 연동하기 위한 SDR(Software Defined Radio) 기반의 멀티 밴드 디지털 IF 모듈 구현에 대해 소개한다. 하드웨어 플랫폼상에 테스트 및 시험 검증하기 위해서 크게 광대역 ADC, DAC, FPGA로 구성하였으며, FPGA 내에 디지털 필터 및 NCO 등의 응용 소프트웨어는 VHDL로 코딩하였다. 디지털 필터는 FPGA의 허용 자원을 고려하여 인터폴레이션 및 데시메이션을 위한 폴리페이즈 필터 뱅크로 구현하였다. 또한 송신단에서는 이미지 성분을 제거하기 위해 2단의 DCQM(Digital Complex Quadrature Modulation)을 적용하였으며, 이때 적용되는 NCO(Numerically Controlled Oscillator)는 1/4주기의 LUT를 사용하여 설계하였다. 수신단에서는 IF 단에 SAW 필터를 사용하지 않기 때문에 W-CDMA의 블록커 규약에 준하면서 근접 채널을 제거하기 위한 고출력의 감쇄 특성을 갖는 필터를 설계하였다. 본 논문에서는 컴퓨터 시뮬레이션 결과와 스펙트럼 분석기를 통해 측정된 결과를 비교 분석하였으며 이에 대한 디지털 IF 모듈의 성능을 검증하였다.

• 전자공학회지
• /
• 제30권4호
• /
• pp.76-88
• /
• 2003

본 논문에서는 기존의 기지국과 W-CDMA 시스템을 상호 연동하기 위한 SDR(Software Defined Radio) 기반의 멀티 밴드 디지털 IF 모듈 구현에 대해 소개한다. 하드웨어 플랫폼상에 테스트 및 시험 검증하기 위해서 크게 광대역 ADC, DAC, FPGA로 구성하였으며, FPGA 내에 디지털 필터 및 NCO등의 응용 소프트웨어는 VHDL로 코딩하였다. 디지털 필터는 FPGA의 허용 자원을 고려하여 인터폴레이션 및 데시메이션을 위한 폴리페이즈 필터 뱅크로 구현하였다. 또한 송신단에서는 이미지 성분을 제거하기 위해 2단의 DCQM(Digital Complex Quadrature Modulation)을 적용하였으며, 이때 적용되는 NCO (Numerically Controlled Oscillator)는 1/4주기의 LUT를 사용하여 설계하였다. 수신단에서는 IF 단에 SAW필터를 사용하지 않기 때문에 W-CDMA의 블록커 규약에 준하면서 근접 채널을 제거하기 위한 고출력의 감쇄 특성을 갖는 필터를 설계하였다. 본 논문에서는 컴퓨터 시뮬레이션 결과와 스펙트럼 분석기를 통해 측정된 결과를 비교 분석하였으며 이에 대한 디지털 IF 모듈의 성능을 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.955-958
• /
• 2003

본 논문에서는 개방형 파이프라인 구조를 이용한 8비트 500Msamples/s ADC를 제안하였다. 8-비트의 해상도에 적합하면서 전력 소모가 적은 5 단 파이프라인 구조로 설계하였으며, 고속 동작에 적합하게 MUX 스위치에서 선택한 신호를 인터폴레이션하는 개방형 구조를 채택하였다. 전력 소모와 전체 칩 면적을 줄이기 위해서, 각 단에서 필요한 신호의 수를 줄이도록 설계하였다. 설계된 ADC 는 3 개의 신호를 이용하여 구현 함으로서 각 단에서의 증폭기 수틀 줄일 수 있었다. 또한 1.8V 의 낮은 전원 전압에 의한 작은 입력 범위에서 8-비트의 해상도를 만족하기 위해서 Offset Cancellation 기법을 사용하였다. 제안된 ADC 는 0.18μ m 일반 CMOS 공정을 이용하여 설계되었으며 시뮬레이션 결과 500Msamples/s에서 220mW의 전력 소모를 가지며, 1.2Vp-p (Differential) 입력 범위에 대해서 약 48dB의 SNDR을(8-비트의 해상도) 가짐을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제41권12호
• /
• pp.1748-1751
• /
• 2016

본 논문에서는 휘어지거나 굴곡진 array인 3차원 conformal array의 beam pattern을 보정하고자 interpolation technique을 3차원으로 확장하여 3-D uniform rectangular array(3-D URA)에 적용하는 방법을 연구하였다. 시뮬레이션 결과는 2차원 interpolation 결과보다 매우 우수한 특성을 보여준다.

• 한국통신학회논문지
• /
• 제26권6B호
• /
• pp.752-759
• /
• 2001

본 논문은 필터 뱅크의 저전력 구조와 유연성 구조를 위한 구현 방법을 제안한다. 이와 같은 특성을 갖도록 하기 위하여 블록 필터를 필터 뱅크에 사용하였다. 블록 필터를 데시메이션 필터에 적용함으로써, 블록 필터의 병렬-직렬 변화기와 다운 샘플러가 상쇄됨을 보인다. 인터폴레이션 필터에서도 마찬가지로, 업 샘플러와 블록 필터의 직렬-병렬 변환기가 상쇄되어 효율적인 구조가 만들어짐을 보인다. 더 나아가, 블록 필터를 Uniform 필터 뱅크에 적용함으로써 분석 단자 합성 단의 첫 번째 채널 필터가 모든 채널에 공유될 수 있음을 보인다. 이와 같은 공유를 통하여 계산량이 현저히 감소된 필터 뱅크를 구현할 수 있었다. 또한 블록 필터 뱅크는 필터 뱅크의 차수 변환에 따른 하드웨어의 가감이 매우 용이하여 유연성을 갖는 구조임을 보인다.

• 전자공학회논문지C
• /
• 제34C권6호
• /
• pp.58-70
• /
• 1997

In this paper, an 8bit CMOS low power, high-speed current-mode folding and interpolation A/D converter is designed with te LG semicon $0.8\mu\textrm{m}$ N-well single-poly/double-metal CMOS process to be integrated into a portable image signal processing system such as a digital camcoder. For good linearity and low power consumption, folding amplifiers and for high speed performance of the A/D converter, analog circuitries including folding block, current-mode interpolation circuit and current comparator are designed as a differential-mode. The fabricated 8 bit A/D converter occupies the active chip area of TEX>$2.2mm \times 1.6mm$ and shows DNL of $\pm0.2LSB$, INL of <$\pm0.5LSB$, conversion rate of 40M samples/s, and the measured maximum power dissipation of 33.6mW at single +5V supply voltage.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.137-147
• /
• 2013

본 논문에서는 폴딩 구조에 저항열 인터폴레이션 기법을 적용한 1.2V 8b 1GS/s CMOS folding-interpolation A/D 변환기(ADC)에 대해 논한다. 기존 폴딩 ADC가 갖는 경계조건 비대칭 오차를 최소화하기 위해 홀수개의 폴딩 블록과 프랙셔널 폴딩 비율(fractional folding rate)을 사용하는 구조를 제안한다. 또한, 프랙셔널 폴딩기법을 구현하기 위해 덧셈기를 사용하는 새로운 디지털 인코딩기법도 제안한다. 그리고 iterating offset self-calibration 기법과 디지털 오차 보정 회로를 적용하여 소자 부정합과 외부 요인에 의한 노이즈 발생을 최소화하였다. 제안하는 A/D 변환기는 1.2V 0.13um 1-poly 6-metal CMOS 공정을 사용하여 설계 되었으며 $2.1mm^2$ 유효 칩 면적과(A/D 변환기 core : $1.4mm^2$, calibration engine : $0.7mm^2$), 350mW의 전력 소모를 나타내었다. 측정결과 변환속도 1GS/s에서 SNDR 46.22dB의 특성을 나타내었다. INL 과 DNL 은 자체보정회로를 통해 모두 1LSB 이내로 측정되었다.

• 한국의학물리학회지:의학물리
• /
• 제9권1호
• /
• pp.47-53
• /
• 1998

방사성 의약품 또는 방사성 동위원소를 이용하여 동적 상태의 변화를 측정하고 핵자기 공명 영상에서 해부학적 기준 정보를 얻어 영상을 융합, 등록하고 같은 대상에서 비슷한 검사를 계속해서 비교하게 되며 해부학적 기준 정보나 다른 검사 기기 종류에서 반복되는 검사의 비교를 위해 영상 합성 연구가 유효하며 기능적 특성 때문에 단일 광자 방출 전산화 단층 촬영과 양전자 방출 단층 촬영은 해부학적 기준 정보가 필요하게 되고 같은 대상에서 이러한 해부학적 기준 정보를 얻고 기능적인 이상과 상관관계를 찾아내고 반복되는 진단에 대한 비교를 위해서 영상등록과 융합을 시행하였다. 해부학적 구조가 같은 특성을 갖는 여러 영상 시스템들을 이용하여 해부학적기준과 동적 정보를 함께 얻고 등록하기 위해 짝을 이루는 점올 이용하여 2 가지 영상 데이터에서 4 점 쌍 이상을 선택하여 등록하였다. 기준 영상과 짝을 이루는 점과 대응한 영상은 다른 색을 선택하여 영상을 구분하였으며 핵자기 공명영상을 기준영상으로 하고 단일 광자 방출 컴퓨터 단층 촬영 영상, 양전자 방출 전산화 단층 촬영 영상을 기준영상에 1:1 대응하여 영상을 등록하기 위해서 변환한다. 핵자기 공명 영상이 기준 영상으로 사용되지만 인터폴레이션 에러는 주어진 영상의 공간 주파수에 따라 달라지므로 낮은 해상도를 갖는 양전자 방출 전산화 단층 촬영 영상과 단일 광자 방출 컴퓨터 단층 촬영 영상의 인터폴레이션 에러는 적다. 따라서 방사성 동위원소를 이용하여 질병의 진단 및 질환의 병태 생리 생화학적 연구를 통한 신체의 동역학적 상태의 변화를 측정할 수 있는 이런 정량적이고 기능적인 정보를 해부학적 기준 정보를 주는 핵자기 공명 영상이나 컴퓨터 단층 촬영에서 반복 시행하여 검사와 진단에 용이하게 이용하고, 비교를 위해서 영상을 등록하고 융합하여 진단에 보다 좋은 결과를 얻을 수 있도록 하였다.

• 한국정보통신학회논문지
• /
• 제11권3호
• /
• pp.555-562
• /
• 2007

CMOS 이미지 센서로부터 수신한 베이어 입력 스트림을 디스플레이 장치로 보기위해서는 영상 신호처리를 수행해야 한다. 즉, 이러한 영상 신호처리를 수행한 부분을 ISP(Image Signal Processor)라 한다. ISP 처리를 통해서 실제 원본 이미지를 볼 수 있다. ISP는 감마교정, 인터폴레이션, 공간적 변환, 이미지 효과, 이미지 스케일, AWB, AE, AF 등과 같은 기능을 수행한다. 본 논문에서는 CMOS 카메라 이미지 센서용 ISP를 모델링하여 최적화 알고리즘을 소프트웨어 검증을 통해 도출하였으며, VHDL 언어를 이용하여 설계하고 ModelSim6.0a 시뮬레이터를 이용하여 검증하였다. 또한 보드 레벨의 검증을 위해 PCI 인터페이스를 이용하여 설계한 ISP 모듈을 자일링스 XCV-1000e에 다운로드하여 결과를 확인하였다.

• 대한전자공학회논문지TC
• /
• 제47권1호
• /
• pp.19-24
• /
• 2010

본 논문에서는 OFDM 시스템 기반의 유비쿼터스 무선 광대역 억세스를 위한 단일화된 시간영역 채널추정기(UTD-CE)를 제안하였다. 유비쿼터스 서비스를 위한 소프트웨어 라디오 플랫폼(Software Radio platform)의 요소기술로서, 제안된 UTD-CE는 IEEE802.11x WiFi, IEEE802.16x WiMAX, DMB, MediaFLO, DVB-H 등의 시스템 규격에 따라 다르게 적용되는 파일럿 심볼과 파일럿 부반송파의 할당을 주요가변 파라미터로 사용한다. 파일럿 정보가 주어지면 데이터 부반송파들의 채널 주파수 응답은 UTD-CE에서 위너 필터링과 DFT기반의 인터폴레이션에 의해 유사한 방법으로 예측된다. 시뮬레이션 결과, 파일럿 정보가 변할 때, 제안한 기법이 기존의 시간영역 채널추정기에 비해 성능이 우수함을 알 수 있다.