• Proceedings of the IEEK Conference
• /
• 2003.07a
• /
• pp.390-393
• /
• 2003

본 논문은 이스텔시스템즈와 한국전자통신연구원 (ETRI)이 공동개발한 QoS 기반의 10기가비트 이더넷 포트를 가지는 에지 스위치 시스템을 개발 하면서 적용된 분산된 스케일러블 이중화 IPC구조를 제안한다. 제안된 분산된 스케일러블 이중화 IPC구조는 라우팅 관련 로드를 분산하고 데이터 전달 능력을 향상시켜 라우팅의 성능을 개선시키는 것이다. 이 기능이 가능한 것은 라우팅 테이블 생성 및 관리의 분산을 위하여 전이중 방식의 고속이더넷 스위치를 이용한 이중화 IPC구조로 설계되었기 때문이다. 본 논문에서는 분산된 스케일러블 이중화 IPC구조에 대한 내용을 설명하고 그에대한 구현 방법을 설명한다. 제안된 분산된 스케일러블 이중화 IPC는, 차후 공동개발되는 160Gbps급의 10기가비트 이더넷 백본 스위치 시스템에도 적용함으로써 보다 신뢰성 있는 시스템의 설계 효과를 가져올 것으로 생각된다.

• Journal of the Computational Structural Engineering Institute of Korea
• /
• v.12 no.4
• /
• pp.681-690
• /
• 1999

본 논문에서는 요소를 사용하지 않은 수치해석기법인 무요소법 중에서 다중해상도(multi-resolution)특성이 내재되어 있는 Reproducing Kernel Particle Method (RKPM)의 이중스케일 분해기법을 사용하여 RKPM의 형상함수를 상단성분과 하단성분으로 분리하고 이를 3차원 선형탄성해석과정에 적용하여 von Mises 응력장의 상·하단성분을 유도하였다. 유도된 응력장의 상단성분을 이용하여 후처리과정을 거치지 않고도 응력의 고변화도 부위를 손쉽게 파악할 수 있는 기법을 개발하였으며 이를 이용한 효율적인 적응적 세분화기법의 적용가능성을 연구하였다. 대표적인 2차원 및 3차원 응력집중 문제에 적용하여 응력집중부위를 파악하고 간단한 적응적 세분화과정에 따른 절점추가를 통하여 해의 정도 향상을 파악해 본 결과, 본 연구에서 개발된 기법이 응력집중부위를 정확히 판정할 수 있었으며 효율적인 적응적 세분화기법의 유용한 도구로서 활용될 수 있음을 검증하였다.

• Proceedings of the KIEE Conference
• /
• 2008.04a
• /
• pp.105-106
• /
• 2008

영상을 이용한 물체인식은 컴퓨터 비젼분야의 주요한 관심분야중 하나이다. 이중 특정기반 물체인식은 영상이 가지고 있는 특징점을 이용하는 방법으로 입력영상과 물체에 대한 질의 영상의 특징점을 검출하고 매칭을 수행하여 물체를 인식하게 된다. 특징점은 스케일, 회전, 어파인 변화 등에 변하지 않는 특징을 가지고 있는 점을 말한다. 이러한 특징점을 구하기 위하여 사용하는 방범으로는 SIFT(Scale Invariant Feature Transform)가 있다. SIFT는 스케일, 회선, 어파인 변화에 우수한 성능을 보여주기는 하나 많은 연산으로 인하여 처리속도가 느리다는 단점이 존재한다. 이에 본 논문에서는 SIFT를 사용한 특징기반 물체인식에서 속도 개선 방법에 대하여 제안하였다. 제안한 방법을 사용하였을 경우 물체인식을 위한 특징점을 검출하고 매칭을 수행하는데 소모된 시간이 줄어드는 것을 실험을 통하여 확인 하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06b
• /
• pp.286-289
• /
• 2011

VTK와 OSG는 컴퓨터 그래픽스 분야에서 널리 사용되는 오픈 소스 라이브러리이다. VTK는 데이터 가시화에 초점을 맞추어 개발된 라이브러리로 다양한 격자 구조의 수치 데이터를 위한 고수준의 가시화 알고리즘을 제공한다. OSG는 다수의 폴리곤으로 구성된 복잡한 전경을 빠르고 효율적으로 렌더링할 수 있도록 하는 라이브러리로 전경 그래프(scene graph)와 다양한 실시간 렌더링 기술을 제공한다. VTK와 OSG는 서로 다른 목적으로 개발된 라이브러리이기 때문에 어느 한 라이브러리만을 이용해서 대용량의 수치 데이터를 가시화하는 것은 많은 노력을 필요로 한다. 따라서 VTK의 고수준 가시화 알고리즘과 OSG의 실시간 렌더링 기술을 접목하여 대용량 데이터를 빠르게 가시화하고자 하는 시도가 여러 연구 그룹에서 꾸준히 있어왔다. 본 논문에서는 테라 스케일의 거대 용량 수치 데이터를 빠르게 가시화하기 위한 방법으로 병렬 VTK 엔진과 OSG 실시간 렌더링 엔진을 접목한 병렬 가시화 시스템을 제안하고자 한다. 또, 본 논문에서 제안하는 가시화 시스템을 이용해서 실제 테라 스케일 데이터에 적용한 사례를 소개한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2018.06a
• /
• pp.166-168
• /
• 2018

다양한 분야에서 홀로그램을 서비스하기 위해 다양한 수신 환경을 반영한 전송기술이 필요하다. 따라서 프레넬릿 변환을 이용한 홀로그램을 위한 스케일러블 코딩 기법을 제안한다. 또한 프레넬릿 필터의 특성을 분석하여 각 서브밴드별 중요도 및 서비스된 서브밴드의 수에 따른 복원된 홀로그램을 분석하였다. 분석 결과, 주로 좋지 못한 수신환경에 서비스되는 응용분야에서는 (3,1)이중직교 필터를 이용하는 것이 유리하며, 반대의 경우 (5,5)필터를 이용하는 것이 유리하다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.11a
• /
• pp.811-814
• /
• 2010

테라 스케일의 대용량 로터 시뮬레이션 데이터는 그 크기가 매우 크기 때문에 일반 PC에서는 가시화하기에 곤란한 경우가 많다. 또, 로터 시뮬레이션 데이터는 매우 복잡한 구조를 가지고 있기 때문에 초보자가 이 데이터에서 vortex와 같은 중요한 정보를 뽑아서 가시화하는 데에는 많은 어려움이 있어왔다. 본 논문에서는 일반 PC에서 가시화하기 어려운 거대용량의 로터 시뮬레이션 데이터를 고성능 가시화 클러스터와 VTK를 이용해서 빠르게 가시화하고자 한다. 한 대의 PC를 이용해서 가시화했을 경우에 비해 클러스터를 이용해서 병렬처리를 했을 경우 약 20배의 성능 향상을 보였다.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.46 no.1
• /
• pp.94-101
• /
• 2009

This paper presents scalable modeling of spiral inductors for RFIC design based on $0.13{\mu}m$ RF CMOS process. For scalable modeling, several inductor patterns are designed and fabricated with variations of width, number of turns and inner radius. Feeding structures are optimized for accurate de-embedding of pad effects. After measuring the S parameters of the fabricated patterns, double-$\pi$ equivalent circuit parameters are extracted for each device and their geometrical dependences are modeled as scalable functions. The inductor library provides two types of models including standard and symmetric inductors. Standard and symmetric inductors have the range of $0.12{\sim}10.7nH$ and $0.08{\sim}13.6nH$ respectively. The models are valid up to 30GHz or self-resonance frequency. Through this research, a scalable inductor library with an error rate below 10% is developed for $0.13{\mu}m$ RF CMOS process.

• Transactions of the Korean Society of Mechanical Engineers B
• /
• v.20 no.3
• /
• pp.1040-1049
• /
• 1996

The high loading combustion is accomplished by making the turbulent intensity strong and the scale small in the premixed combustor. The Da-mkoler number, which is decreased by short turbulent characteristic time or by long chemical reaction time, can make the distributed reaction flame. So we developed a doubled jet burner for high loading combustion. The doubled jet burner was designed to make the scale of the flame small by the effect of impingement and increasing shear stress with doubled jet. We investigated the turbulence characteristics of unburned mixture and visualized several flames with the typical schlieren photography. Then we studied the influence of several factors that related the scale of flame. Consequently, the doubled jet burner can make the eddy very small. And we can obtain the detail information of the flame scale through ADSF(the Average Distance between Successive Fringes) in the micro- schlieren photography. The ADSF is not a exact flame scale, but it has qualitative trend with increasing turbulent intensity. The ADSF is diminished remarkably with increasing turbulent intensity. The reason is that strong turbulent intensity makes the flame zone thick and flamelets numerous. We can confirm this fact by the signal analysis of ion currents.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.7 s.337
• /
• pp.5-12
• /
• 2005

The device performance of nano-scale center-channel (CC) double-gate (DG) MOSFET structure was investigated by numerically solving coupled Schr$\"{o}$dinger-Poisson and current continuity equations in a self-consistent manner. The CC operation and corresponding enhancement of current drive and transconductance of CC-NMOS are confirmed by comparing with the results of DG-NMOS which are performed under the condition of 10-80 nm gate length. Device optimization was theoretically performed in order to minimize the short-channel effects in terms of subthreshold swing, threshold voltage roll-off, and drain-induced barrier lowering. The simulation results indicate that DG-MOSFET structure including CC-NMOS is a promising candidates and quantum-mechanical modeling and simulation calculating the coupled Schr$\"{o}$dinger-Poisson and current continuity equations self-consistently are necessary for the application to sub-40 nm MOSFET technology.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.9
• /
• pp.194-200
• /
• 2013

In this paper, we propose a multi-scale crack detection method using scaling. It is based on morphology algorithm, crack features, and scaling. We use a morphology operator which extracts patterns of crack. It segments cracks and background using opening and closing operations. Morphology based segmentation is better than existing integration methods using subtraction in detecting a crack it has small width. However, morphology methods using only one structure element could detect only fixed width crack. Thus, we use a scaling method. We use bilinear interpolation for scaling. Our method calculates values of properties such as the number of pixels and the maximum length of the segmented region. We decide whether the segmented region belongs to cracks according to those data. Experimental results show that our proposed multi-scale crack detection method has better results than those of existing detection methods.