• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.152-152
• /
• 2010

이종접합 태양전지에서 Intrinsic a-Si:H의 역할은 상당히 중요하다. Passivation 효과와 높은 Voc에 이르는 핵심적인 Layer이다. 본 연구는 Intrinsic a-Si:H Layer의 증착조건을 가변하여 최적의 Passivation 효과를 얻는데 목적이 있다. 웨이퍼는 n-Type $500\;{\mu}m$두께에를 사용하였다. Intrinsic a-Si:H Layer는 $SiH_4$ 가스와 $H_2$ 가스를 혼합하여 증착하게 되는데 혼합비는 1:5로 고정하였다. 증착두께는 이종접합 태양전지에서 필요한 5nm로 고정하였으며 증착장비는 PECVD를 이용하였다. PECVD는 VHF(60MHz)를 이용하였고 증착온도는 $200^{\circ}C$로 고정하여 진행하였다. 가변내용은 전극거리와 파워, 압력이다. 전극거리는 20mm에서 80mm까지 가변하였고 압력은 100mTorr에서 500mTorr까지 가변하였다. 파워는 플라즈마의 방정특성을 알아본 후 최소파워를 이용하여 증착하였다. 이는 증착 시 플라즈마에 의한 박막 손상을 최소화하기 위함이다. 측정은 QSSPC 방식으로 Carrier Lifetime과 Implied Voc를 측정하였으며 두께는 Ellipsometry를 이용하여 측정하였다. 전극거리 60mm에서 증착압력은 400mTorr이고 파워는 $14mW/cm^2$에서 가장 높은 Carrier Lifetime 과 Implied Voc를 나타내었다. Carrier Lifetime은 2.2ms이고 Implied Voc는 709mV를 달성 하였다. Carrier Lifetime이 높으면 Surface Recombination이 낮다는 의미이며 이는 고효율 이종접합 태양전지 제작에 있어서 직렬저항을 줄일 수 있는 필수적인 요소이다. Implied Voc는 이종접합 태양전지의 Voc에 직결된 인자로 이종접합 태양전지의 Voc를 예상할 수 있는 중요한 요소이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.200.1-200.1
• /
• 2013

실리콘 태양전지 표면에는 구조적인 결함에 의해 소수 캐리어의 재결합이 일어난다. 재결합에 의해 캐리어의 반송자 수명은 줄어들게 되고, 태양전지의 효율은 감소하게 된다. 이를 줄이기 위해 태양전지 전 후면에 패시베이션을 하게 되는데, 이번 연구는 단결정 실리콘 태양전지 전면에 SiNx막을 증착함으로 수소 패시베이션이 반송자 수명에 미치는 영향에 대하여 연구하였다. 공정을 위해 $156{\times}156mm^2$, 200 ${\mu}m$, 0.5-3.0 ${\Omega}{\cdot}cm$ and p-type 단결정 실리콘 웨이퍼를 사용하였고, SiNx막을 올리기 전에 KOH 8.5% 용액으로 SDR을 실행하였다. RF-PECVD 장비로 SiNx 막을 증착하였고 증착 온도는 $200{\sim}400^{\circ}C$, 반응기 내부의 압력을 200~1,000 mtorr, SiH4/NH3/N2 각각의 가스 비율 조절, 그리고 플라즈마 RF power 변화시킴에 따라 증착된 SiNx막의 균일도 및 특성을 분석하였다. 반사광 측정 장비인 Reflectometer장비로 막의 두께와 굴절률, 반사율을 측정하였고, 반송자 수명을 측정하여 태양전지의 표면결함을 최대한 패시베이션 시켜주는 조건에 대한 연구를 수행하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.35-35
• /
• 2011

반도체 공정 및 디스플레이 공정에서 발생하는 오염입자는 공정 불량을 일으키는 가장 큰 원인 중의 하나이며, 수십 나노에서 수 백 나노의 크기를 갖는다. 최근 디스플레이 및 반도체 산업이 발전함에 따라 회로의 선폭이 점차 감소하고 있으며 오염입자의 임계 직경(critical diameter) 또한 작아지고 있다. 현재 반도체 및 디스플레이 산업에서 사용되는 측정방법은 레이저를 이용하여 공정 후 표면에 남아있는 오염입자를 측정하는 ex-situ 방법이 주를 이루고 있다. Ex-situ 방법을 이용한 오염입자의 제어는 웨이퍼 전체를 측정할 수 없을 뿐만 아니라 실시간 측정이 불가능하기 때문에 공정 모니터링 장비로 사용이 어려우며 오염입자와 공정 간의 상관관계 파악에도 많은 제약이 따르게 된다. 이에 따라 저압에서 in-situ 방법을 이용한 실시간 오염입자 측정 기술 개발이 요구되고 있다. 본 연구에서는 저압 환경에서 실시간으로 입자를 모니터링 할 수 있는 장비를 입자의 광 산란 원리를 이용하여 개발하였으며, 산란 신호를 입자크기로 변환하는 신호 분석 알고리즘 연구를 수행하였다. 빛이 입자와 충돌하게 되면 산란 및 흡수 현상이 발생하게 되는데 이 때 발생하는 산란 및 흡수량과 입자 크기와의 연관성이 Gustav Mie에 의해서 밝혀졌으며, 현재까지 광을 이용한 입자 크기 분석 장치의 기본 원리로 사용되고 있다. 하지만, Mie 이론은 단일입자가 일정한 강도를 가진 광을 통과할 경우인 이상적인 조건에서 적용이 가능하고 실제 조건에서는 광이 가우시안 분포를 가지며 광 집속에 의해서 광 강도가 위치에 따라 변하기 때문에 이러한 조건을 가지는 광을 입자가 통과할 때 발생하는 산란량은 단순히 Mie 이론에 의해서 계산하는 것이 불가능 하다. 본 연구에서는 이러한 현상을 입자 측정의 불확정성 이라고 규정하고 입자가 특정한 위치를 통과할 확률을 이용하여 신호를 분석하는 알고리즘을 개발 및 연구를 수행하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.232-232
• /
• 2012

반도체 공정에서 일반적으로 오염입자를 측정하는 방법은 테스트 웨이퍼를 ex-situ 방식인 surface scanner를 이용하여 분석하는 particle per wafer pass (PWP) 방식이 주를 이루고 있다. 이러한 오염입자는 반도체 수율에 결정적인 역할을 하는 것으로 알려져 있으며 반도체 선폭이 작아지면서 제어해야하는 오염입자의 크기도 작아지고 있다. 하지만, 현재 사용하는 PWP 방식은 실시간 분석이 불가능하기 때문에 즉각적인 대처가 불가능 하고 이는 수율향상에 도움이 되지 못하는 후처리 방식이다. 따라서 저압에서 오염입자를 실시간으로 측정할 수 있는 장비에 대한 요구가 늘어나고 있는 실정이다. 저압에서 나노입자를 측정할 수 있는 장비로 PBMS가 있다. PBMS는 electron gun을 이용하여 입자를 하전시킨 후 편향판을 이용하여 크기를 분류하고 Faraday cup으로 측정된 전류를 환산하여 입자의 농도를 측정하는 장비이다. 편향판에 의하여 Faraday cup으로 이동되는 입자들은 농도 차에 의한 확산현상이 발생한다. 본 연구에서는 Faraday cup 이동 시 발생하는 확산현상을 여러 크기의 Faraday cup과 polystyrene latex (PSL) 표준입자를 이용하여 분석하였다. Faraday cup을 고정 식이 아닌 이동 식으로 설계를 하여 축의 원점을 기준으로 이동시켜 가면서 입자 전류량을 측정하였으며, 이를 기준 (reference) Faraday cup의 측정량과 비교하여 효율을 계산하였다. PSL 표준 입자 100, 200 nm 크기에 대하여 cup의 크기를 바꿔 가면서 각각 평가 하였다. 그 결과 입자의 크기가 작을 수록 더 넓은 구간으로 확산되었고 크기가 작은 Faraday cup의 경우에 정밀한 결과를 얻을 수 있었다. 본 연구를 통하여 편향판을 지나면서 발생하는 입자의 확산현상에 대한 정량적 평가를 수행할 수 있었으며, 추후 PBMS 설계 시 Faraday cup 크기를 결정하고 Faraday cup array 기술을 적용하는데 유용하게 활용 될 수 있을 것으로 기대 된다.

• 대한화학회지
• /
• 제48권6호
• /
• pp.553-560
• /
• 2004

반도체 제작 과정에서 증착이나 식각, 회로의 검사 등에서 생겨날 수 있는 미세한 흠집이나 불완전성을 검사하기 위해 광음향 현미경법을 응용하였다. 반도체 표면에서 발생되는 광음향 신호를 측정하여 흠집의 형태와 깊이를 결정함으로써 3차원 영상을 분석하여 그 구조를 밝혔다. 또한 광음향 현미경법을 이용하여 진성 GaAs 반도체의 운반자 운송성질(비방사 벌크재결합 및 비방사 표면재결합)과 열확산도 및 시료 깊이에 따른 3차원 영상을 분석하여 진성 GaAs 반도체 열확산도 측정 시, 빛이 조사되는 표면조건에 따라 광음향신호의 주파수 의존성이 달라짐을 관측하였다. 실험결과 표면상태가 거친 면에서 매끄러운 면으로 갈수록 높은 주파수 의존성을 나타내었다. Si 웨이퍼 위에 임의로 제작되어진 흠집을 만들고 이를 광음향 현미경법으로 측정한 결과 광음향 신호는 변조되는 주파수와 웨이퍼의 열적 특성에 따라 달라지며 이를 통하여 흠집의 형태와 위치 및 크기를 확인하였다. 광음향 현미경은 반도체 소자나 세라믹 물질에 대하여 비파괴 검사와 비파괴 평가에 관한 연구가 가능하며 반도체 공정 과정에서 생겨날 수 있는 시료의 깨짐이나 결함 등을 검사하는데 응용 가능한 분석법임이 증명되었다.

• 한국산학기술학회논문지
• /
• 제13권2호
• /
• pp.808-816
• /
• 2012

본 논문은 열 해석 시뮬레이션과 주조로의 구조 변경을 통한 실리콘 잉곳의 방향성 응고에 대한 연구이다. 열 해석 시뮬레이션에 의한 결과, 용융은 유지 시간이 80분일 때 실리콘이 전체적으로 고르게 용융 온도에 도달하였고 냉각은 상부 냉각 온도가 $1,400^{\circ}C$와 60분 냉각 시 가장 좋은 결과 값을 나타내었다. 제작된 웨이퍼가 기존의 상용웨이퍼보다 결정립계에서의 에칭이 훨씬 적게 이루어졌다. FTIR 측정결과 산소와 탄소 모두 모두 임계값 이하의 불순물로 존재함을 확인하였다. NAA 분석 결과 총 18가지 금속 불순물이 검출 되었지만, 농도 분포는 같은 위치에서 위와 아래의 차이는 크게 나지 않고, 어떤 특정한 위치에서 한쪽으로 집중되거나 어떤 경향성 없이 전체의 샘플의 모든 부분에서 농도가 거의 일정하게 분포를 나타냈다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.414.1-414.1
• /
• 2016

스크린 프린팅법을 이용한 태양전지의 전극은 주로 고가의 은을 사용하기에 태양전지의 저가화에 한계를 가지고 있다. 고효율 결정질 실리콘 태양전지의 원가절감의 문제 해결방안으로 박형 웨이퍼 연구개발이 많은 관심을 받고 있다. 본 연구에서는 은 전극을 대체 할 수 있는 니켈/구리 전극을 사용하였고, 박형 웨이퍼에서도 전극 공정이 가능한 도금법을 사용하여 전극을 형성 하였다. 니켈 전극형성은 광유도 도금법(Light-Induced Plating), 구리 전극형성은 광유도전해도금법(Light-Induced Electro Plating)을 이용하여 실험을 진행 하였다. 니켈 광유도 도금 공정시 공정시간 3 ~ 9분까지 가변하였다. 니켈실리사이드 형성 위해 열처리 공정을 $300{\sim}450^{\circ}C$까지 가변하였고 유지시간 30초 ~ 3분까지 가변하여 실험을 진행하였다. 니켈 도금 수용액의 pH 6 ~ 7.5까지 가변하여 실험하였다. 구리 광유도 전해도금 공정 전류밀도를 $1.6mA/cm^2{\sim}6.4mA/cm^2$까지 가변하여 실험을 진행 후, 전류밀도 $3.2mA/cm^2$로 시간 5 ~ 7분까지 가변하여 실험 하였다. 니켈 도금 공정 시간 5분, 니켈실리사이드 형성 열처리 온도 $350^{\circ}C$, 유지시간 1분에서 DIV(Dark I-V) 분석결과 가장 적은 누설전류를 확인하였다. 니켈 도금액 pH 6.5에서 니켈입자 및 구리입자의 균일성이 좋은 최적의 조건임을 확인하였다. 구리 도금 공정 전류밀도 $3.2mA/cm^2$, 시간 5분에서 TLM(Transmission Line Method) 측정결과 접촉 저항 $0.39{\Omega}$과 접촉 비저항 $12.3{\mu}{\Omega}{\cdot}cm^2$의 저항을 확인하였다. 도금법을 이용하여 전극을 형성함으로써 접촉저항 및 접촉 비저항이 낮고 전극 품질이 향상됨으로서 셀의 전류밀도 $42.49mA/cm^2$를 얻을 수 있었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 추계학술발표대회
• /
• pp.24.1-24.1
• /
• 2011

CMP (Chemical Mechanical Planarization)는 고직접도의 다층구조의 소자를 형성하기 위한 표면연마 공정으로 사용되며, pattern 크기의 감소에 따른 공정 중요도는 증가하고 있다. 반도체 소자 제조 공정에서는 낮은 비용으로 초기재료를 만들 수 있고 우수한 성능의 전기 절연성질을 가지는 산화막을 만들 수 있는 단결정 실리콘 웨이퍼가 주 재료로 사용되고 있으며, 반도체 공정에서 실리콘 웨이퍼 표면의 거칠기는 후속공정에 매우 큰 영향을 미치므로 CMP 공정을 이용한 평탄화 공정이 필수적이다. 다결정 실리콘 박막은 현재 IC, RCAT (Recess Channel Array Transistor), 3차원 FinFET 제조 공정에서 사용되며 CMP공정을 이용한 표면 거칠기의 최소화에 대한 연구의 필요성이 요구되고 있다. 본 연구에서는 알칼리성 슬러리를 이용한 단결정 및 다결정 실리콘의 식각 및 연마거동에 대한 특성평가를 실시하였다. 화학적 기계적 연마공정에서 슬러리의 pH는 슬러리의 분산성, removal rate 등 결과에 큰 영향을 미치고 연마대상에 따라 pH의 최적조건이 달라지게 된다. 따라서 단결정 및 다결정 실리콘 연마공정의 최적 조건을 확립하기 위해 static etch rate, dynamic etch rate을 측정하였으며 연마공정상의 friction force 및 pad의 온도변화를 관찰한 후 removal rate을 계산하였다. 실험 결과, 단결정 실리콘은 다결정 실리콘보다 static/dynamic etch rate과 removal rate이 높은 것으로 나타났으며 슬러리의 pH에 따른 removal rate의 증가율은 다결정 실리콘이 더 높은 것으로 관찰되었다. 또한 다결정 실리콘 연마공정에서는 friction force 및 pad의 온도가 단결정 실리콘 연마공정에 비해 상대적으로 더 높은 것으로 나타났다. 결과적으로 단결정 실리콘의 연마 공정에서는 화학적 기계적인 거동이 복합적으로 작용하지만 다결정 실리콘의 경우 슬러리를 통한 화학적인 영향보다는 공정변수에 따른 기계적인 영향이 재료 연마율에 큰 영향을 미치는 것으로 확인되었으며, 이를 통한 최적화된 공정개발이 가능할 것으로 예상된다.

• 대한기계학회논문집B
• /
• 제35권5호
• /
• pp.459-465
• /
• 2011

반도체 제조를 위한 공정에서는 과도한 열이 발생한다. 따라서 Chamber 내의 웨이퍼나 주변온도를 일정하게 유지할 수 있도록 온도의 정밀제어가 요구된다. 반도체 칠러는 산업용 칠러와는 다르게 운전조건이 24시간 년중 지속되므로 반도체 칠러는 전력소비량이 대단히 크며, 냉동기의 최적 운전제어를 통한 저소비전력 칠러 개발이 대단히 필요하다. 국내에서 판매되고 있는 반도체 칠러는 수입품에 비해 전력소비가 높아 제품 경쟁력이 낮은 실정이다. 이에 따라 본 연구에서는 국내에서 개발된 반도체 칠러에 관한 실험적 연구를 통하여 칠러의 부하변화 실험, 온도 상승 하강실험, 제어정밀도 실험 등을 통하여 칠러의 에너지절감 방향을 제시하고자 한다. 실험을 통하여 칠러의 냉각능력은 2.1~3.9 kW, EER은 0.56~0.93으로 측정되었다. 제어정밀도는 $0^{\circ}C$에서 ${\pm}1^{\circ}C$, $30^{\circ}C$ 이상 설정에서는 ${\pm}0.6^{\circ}C$로 향상되는 것으로 나타났다.

• 한국결정성장학회지
• /
• 제6권3호
• /
• pp.318-326
• /
• 1996

본 연구는 초고집적회로의 금속 배선으로써 보다 유용할 것으로 기대되는 구리박막의 화학적인 증착기술에 관한 것으로 precursor 물질로는 (hfac)Cu(I)VTMS ; (hevaflouoroacetylacetonate trimethyvinylsilane copper)로 명명된 금속 유기 물질을 사용하였다. 실험시스템의 초기 압력은 $10^{-6}$ Torr를 유지하고, 시스템의 챔버압력과 기판온도가 조정 가능하도록 설계, 제작되었다. 공정 조건에 따른 구리 박막 결정의 성장속도, Grain size, 전기적 성질을 측정하였다. 구리 박막을 증착하기 전에 W(tungsten) 또는 TiN(titanium nitride)이 증착되어 있는 실리콘 웨이퍼를 사용하였다. 본 연구에서는 $250^{\circ}C$이하의 상대적으로 낮은 실리콘 웨이퍼 온도에서의 실험이 가능하였으며 헬륨을 carrier gas로 사용하였는데 연구 결과 구리 박막 증착율이 $220^{\circ}C$에서 최대 $1,800\;{\AA}/분$으로 증가한 반면 표면 거칠기는 $200\;{\AA}$를 갖는 다결정 구리 박막을 관찰하게 되었다. 기판 온도가 $250^{\circ}C$이하일 때의 W(또는 TiN)과 $SiO_{2}$ 기판사이에서 구리 증착 선택성이 관찰되었으며, 최적의 기판 증착 온도는 약 $180^{\circ}C$와 반응용기 압력 0.8 Torr로 나타났다.