• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2004.05a
• /
• pp.72-84
• /
• 2004

반도체 집적도가 높아지고 웨이퍼가 대구경화 됨에 따라 새로운 이송 장비의 개발이 필요하게 되었다. 본 연구에서는 이송장비의 새로운 개념인 공기부상 방식의 낱장이송 시스템을 설계하고 부상 노즐의 크기에 따른 부상 높이를 평가하였으며 그 결과 동일한 부상용 유량을 사용할 경우 0.5 mm 보다 0.8 mm 노즐이 부상 높이가 더 높고 에너지 절약적인 측면에서 유리함을 밝혔다. 또한 웨이퍼 이송용 추진 노즐의 배치에 따른 웨이퍼 이송 속도의 변화를 측정하여 동일 유량에서 추진속도가 훨씬 증가된 형상인 Type B(노즐 집중형)를 결정할 수 있었으며, 제조장비와 이송장비를 연결시켜주는 인터페이스에서의 웨이퍼 안정성을 평가한 결과 평균 16초 이내에 매우 안정된 공기부상 방식의 웨이퍼 낱장이송 시스템을 구현할 수 있었다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.22 no.6
• /
• pp.148-155
• /
• 2008

This study presents a process control of the wafer edge exposure (WEE) used in 300[mm] wafer environment. WEE, as a key module of the overall track system (coater and developer) for making patterns on wafer, is a system to expose the UV-ray on the wafer to remove a photo resist around edge of the wafer. It can measure, memorize and control the distance and angles from wafer center to edge. Recently in the 300[mm] semiconductor fabrication, the track system strongly requires that WEE station has a controller with high throughput and accuracy to increase process efficiency. We have designed and developed the controller, and present here a WEE control algorithm and experimental results.

• The Journal of the Acoustical Society of Korea
• /
• v.10 no.3
• /
• pp.19-30
• /
• 1991

The surface properties such as energy gap, exciton, shallow trap level, deep trap level, type inversion with annealing and metastable state of $EL_2$ level of SI GaAs wafers and the conductivity distribution of 2 inch Cr doped GaAs wafer were investigated using nondestructive TAV(transverse acoustoelectric voltage) technique. The TAV is generated when SAW and semiconductor interact. We also have tried newly SAW oscillator technique to investigate the surface properties of semiconductor wafers and we have shown the validity of this technique.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.302.2-302.2
• /
• 2016

알루미늄 산화막 스퍼터링 공정 중 타겟이 반응성이 있는 산소와 결합하여 산화되는 타겟 오염은 증착 효율의 감소[1]와 방전기 내 아크 발생을 촉진[2]하여 이를 억제하는 방법이 연구되어 왔다. 본 연구에서는 알루미늄 산화막 증착 공정 중 타겟 오염 현상이 기판에 증착된 알루미늄 산화막 특성이 미치는 영향을 분석하였다. 실험에는 알루미늄 타겟이 설치된 6 인치 웨이퍼용 직류 마그네트론 스퍼터링 장치를 활용하였다. 위 장치에서 공정 변수 제어를 통해 타겟 오염 현상의 진행 속도를 제어하였다. 공정 중 타겟 오염 현상을 타겟 표면 알루미나 형성에 따른 전압 강하로 관찰하였고 타겟 오염에 의한 플라즈마 변화를 원자방출분광법을 통해 관찰하였다. 이 때 기판에 증착 된 알루미나 박막의 화학적 결합 특성을 XPS depth로 측정하였으며, 알루미나 박막의 두께를 TEM을 통해 측정하였다. 측정 결과 타겟 오염 발생에 의해 공정 중 인가 전압 감소와 타겟 오염에 소모된 산소 신호의 감소가 타겟 오염 정도에 따라 변동되었다. 또한 공정 중 타겟 오염 정도가 클수록 기판에 증착한 막과 실리콘 웨이퍼 사이에 산소와 실로콘 웨이퍼의 화합물인 산화규소 계면의 형성 증가됨을 확인했다. 위 현상은 타겟 오염 과정 중 발생하는 방전기 내 산소 분압 변화와 막 증착 속도 변화가 산소의 실리콘 웨이퍼로의 확산에 영향을 준 것으로 해석되었다. 위 결과를 통해 스퍼터링 공정 중 타겟 오염 현상이 기판에 증착 된 알루미나 막 및 계면에 미치는 영향을 확인하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.15 no.2
• /
• pp.63-67
• /
• 2008

3D integration technology has been a major focus of the next generation of IC industries. In this study Si wafer ultra-thinning has been investigated especially for the effect of ultra-thinning on the silicon surface. Wafers were grinded down to $30{\mu}m\;or\;50{\mu}m$ thickness and then grinded only samples were compared with surface treated samples in terms of surface roughness, surface damages, and hardness. Dry polishing or wet etching treatment has been applied as a surface treatment. Surface treated samples definitely showed much less surface damages and better roughness. However, ultra-thinned Si samples have the almost same hardness as a bulk Si wafer.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2003.07a
• /
• pp.267-269
• /
• 2003

반도체 웨이퍼 및 각종 박막의 면/비저항(sheet/resistivity resistance)의 측정에 비교적 간단히 측정할 수 있고 측정정확도가 높은 4탐침(four-point probe)방법이 널리 사용되고 있다 또한 4탐침 측정방법은 높은 분해능의 contour map작성과 ion implantation의 doping accuracy 및 doping uniformity의 측정에도 사용된다. 최근 재료의 소형, 박막화 경향으로 볼 때 정확한 비저항 측정의 필요성이 요구되고 있으며 이에 따라 4탐침 측정기술인 single 및 dual configuration method로 실리콘 웨이퍼에 대한 비저항의 측정 정확도를 고찰한 결과 dual configuration 측정방법이 single configuration측정 방법에 비하여 정밀 정확도가 더 좋은 것으로 고찰되었다.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.42 no.5
• /
• pp.31-40
• /
• 2005

In this study, we study measurement of wafer processing throughput and sequence simulation of single wafer type for wafer cleaning equipments that were used for etching, cleaning and polishing of wafer. Based on finite state machine, simulation model was built with identification of robot's status according to scheduling algorithm. Moreover, through performance of simulation as above, throughput per hour of cleaning equipment was measured. By the simulation method that are proposed in this paper, we could measure the wafer throughput per hour according to recipe and robot motion speed, and find optimal recipe and moving sequence of robot that maximize the throughput.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.10a
• /
• pp.410-413
• /
• 2009

Wafer pre-alignment is to find the center and the orientation of a wafer and to move the wafer to the desired position and orientation. In this paper, an area camera based pre-aligning method is presented that captures 8 wafer images regularly during 360 degrees rotation. From the images, wafer edge positions are extracted and used to estimate the wafer's center and orientation using least square circle fitting. These information are utilized for the proper alignment of the wafer.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.267-267
• /
• 2012

최근 국내 반도체 장비 업체들에 의해서 차세대 반도체용 450 mm 웨이퍼 공정용 장비 개발이 진행 중에 있다. 반도체 산업은 계속해서 반도체 칩의 크기를 작게 하고, 웨이퍼 크기를 늘리면서 웨이퍼 당 칩수를 증가시켜 생산성을 향상해오고 있다. 현재 300 mm 웨이퍼에서 450 mm 웨이퍼를 도입하게 되면, 생산성 뿐만 아니라 30%의 비용절감과 50%의 cycle-time 단축이 기대되고 있다. 장비에 대한 이해와 공정에 대한 해석 능력을 위해 비용과 시간이 많이 들기 때문에 최근 컴퓨터를 활용한 수치 모델링이 진행되고 있다. 또한, 수치 모델링은 실험 결과와의 비교가 필수적이다. 본 연구에서는 450 mm 웨이퍼 공정용 장비의 전자밀도를 cut off probe를 통해 100 mTorr에 서 Ar 플라즈마를 파워에 따라 측정했다. 13.56 MHz 200 W, 500 W, 1,000 W로 입력 파워가 증가하면서 웨이퍼 중심에서 $6.0{\times}10^9#/cm^3$, $1.35{\times}10^{10}#/cm^3$, $2.4{\times}10^{10}#/cm^3$로 증가했다. 450 mm 웨이퍼 영역에서 전자 밀도의 불균일도는 각각 10.31%, 3.24%, 4.81% 였다. 또한, 이 450 mm 웨이퍼용 CCP 장비를 축대칭 2차원으로 형상화하고, 전극에 13.56 MHz를 직렬로 연결된 blocking capacitor ($1{\times}10^{-6}$ F/$m^2$)를 통해 인가할 수 있도록 상용 유체 모델 소프트웨어(CFD-ACE+, EXI corp)를 이용하여 계산하였다. 주요 전자-중성 충돌 반응으로 momentum transfer, ionization, excitation, two-step ionization을 고려했고, $Ar^+$와 $Ar^*$의 표면 재결합 반응은 sticking coefficient를 1로 가정했다. CFD-ACE+의 CCP 모델을 통해 Poisson 방정식을 풀어서 sheath와 wave effect를 고려하였다. Stochastic heating을 고려하지 않았을 때, 플라즈마 흡수 파워가 80 W, 160 W, 240 W에서 실험 투입 전력 200 W, 500 W, 1,000 W일 때와 유사한 반경 방향의 플라즈마 밀도 분포를 보였다. 200 W, 500 W, 1,000 W일 때의 전자밀도 분포는 수치 모델링과 전 범위에서 각각 10%, 3%, 2%의 오차를 보였다. 450 mm의 전극에 13.56 MHz의 전력을 인가할 때, 파워가 증가할수록 전자밀도의 최대값의 위치가 웨이퍼 edge에서 중심으로 이동하고 있음을 실험과 모델링을 통해 확인할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.376-377
• /
• 2011

결정질 실리콘 태양전지 연구에 있어서 가장 중요한 부분은 재료의 저가화와 공정의 단순화에 의한 저가의 태양전지 셀 제작 부분과 고효율의 태양전지 셀 제작 부분이다. 본 논문에서는 마이크로 블라스터를 이용하여 폐 실리콘 웨이퍼를 태양전지용 재생웨이퍼를 제작함으로써 고효율을 가지는 단결정 실리콘 웨이퍼를 저 가격에 생산하기 위한 것이다. 특히 마이크로 블라스터를 이용하여 폐 실리콘 웨이퍼를 가공 할 때 표면에 생성되는 요철은 기존 태양전지 셀 제작에서 텍스쳐링 공정과 같은 표면 구조를 가지게 됨으로써 태양전지 셀에 제작 공정을 줄일 수 있는 효과도 가지게 된다. 마이크로 블라스터는 챔버 내에 압축된 공기나 가스에 의해 가속 된 미세 파우더들이 재료와 충돌하면서 재료에 충격을 주고 그 충격에 의해 물질이 식각되는 기계적 건식 식각 공정 기술이다. 이러한 물리적 충격을 이용하는 마이크로 블라스터 공정은 기존 재생웨이퍼 제작 공정 보다 낮은 재처리 비용으로 간단하게 태양전지용 재생웨이퍼를 제작 할 수 있다. 하지만 마이크로 블라스터를 이용하면 표면에 식각된 미세 파티클의 재흡착이 일어나게 되므로 이를 제거하기 위하여 DRE(damage remove etching) 공정이 필요하게 된다. 본 연구에서는 이방성, 등방성 식각 공정으로 태양전지용 재생웨이퍼를 제작하기 위해 가장 적합한 DRE 공정을 찾기 위해 등방성 식각은 RIE 식각으로, 그리고 이방성 식각은 TMAH 식각을 이용하였다. 마이크로 블라스터 공정 후 표면 반사율과 SEM 사진을 이용한 표면 요철 구조를 확인 하였고, DRE 공정 후 표면 반사율과 SEM 사진을 이용하여 표면 요철 구조를 확인 하였다. 각각의 lifetime을 측정하여 표면 식각으로 생성된 결함들을 분석하여 태양전지용 재생웨이퍼 제작에 가장 적합한 공정을 확인 하였다.