• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.315.1-315.1
• /
• 2013

표면 조직화의 목적은 태양전지 표면에서의 입사되는 빛의 반사율을 감소 시키고, 웨이퍼 내에서 빛의 통과 길이를 길게 하며, 흡수되는 빛의 양을 증가시키는 것이다. 본 연구에는 습식, 건식 표면조직화 방법에 따른 표면 형상과 표면 반사도를 분석 하였으며, 셀을 제작하여 전기적 특성과 광학적 특성의 상관관계를 분석하였다. 표면 조직화 공정은 염기성 용액인 KOH를 이용한 식각 방법과 Ag를 이용한 metal-assisted 식각, 산증기를 이용한 식각, 플라즈마를 이용한 반응성 이온식각을 적용하여 제작하였다. 표면 반사율을 400~1000 nm 사이의 파장에서 측정하였으며 KOH를 이용하여 식각한 샘플이 9.11%의 표면 반사율을 가졌으며 KOH를 이용하여 식각한 표면에 추가로 metal-assisted 식각을 한 샘플이 2%로 가장 낮은 표면 반사율을 보였다. 표면 조직화 후 동일 조건으로 셀을 제작 하여 효율 측정 결과 Ag를 이용한 2단계 metal-assisted chemical 식각이 15.83%의 가장 낮은 광변환 효율을 보였으며 RIE를 이용한 2단계 반응성 이온 식각공정이 17.78%로 가장 높은 광변환 효율을 보였다. 이 결과는 반사도 결과와 일치 하지 않았다. 표면 조직화 모양에 따른 셀 효율의 변화는 도핑 프로파일과 표면 재결합 속도의 변화 때문이라 생각되며 더 명확한 분석을 위해 양자 효율을 측정하여 분석을 시도하였다. 측정 결과 단파장 대역에서 낮은 응답특성을 가지는 것을 확인 할 수 있었는데 그 이유는 낮은 반사도를 가지는 표면조직화 공정의 경우 나노사이즈의 구조를 갖기 때문에 균일한 도핑 프로파일을 얻지 못해 전자 정공의 분리가 제대로 이루어지지 못하였고 표면 재결합 속도증가의 원인으로 단락전류와 개방전압이 낮아져 효율이 떨어진 것으로 판단된다. 실험 결과 도핑 프로파일의 균일성은 셀 효율 개선을 위해 낮은 표면 반사율 만큼 중요하다는 점을 알게되었다. 낮은 반사율을 갖는 표면조직화 공정도 중요하지만 표면에 따른 균일한 도핑 프로파일을 갖는 공정을 개발한다면 단파장 응답도가 향상되어 단락전류밀도의 상승효과를 얻을 수 있을 것이라 판단된다.

• Korean Chemical Engineering Research
• /
• v.46 no.2
• /
• pp.205-210
• /
• 2008

Poly(D,L-lactide-co-glycolide) (PLGA) has been widely used as carriers in controlled release delivery systems due to its biodegradability and relatively good biocompatibility. However, Release pattern of carriers fabricated using PLGA have disadvantage an initial burst within a few days, lag time several days and then sudden release changes. To solve these problems of PLGA, we fabricated PLGA wafer including monomer. Also, drug release behavior restraint sudden burst effect using recrystallization of PLGA. Recrystallized PLGA was characterized the morphological difference by SEM and in vitro release behavior measured by HPLC. The PLGA molecular weight analyzed to recognize monomer influence during degradation process of polymer using GPC. In this study, drug release duration cut short up to three days and was eliminated the lag time based on the bulk erosion.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.34 no.7
• /
• pp.929-933
• /
• 2010

Four-point bending tests were performed to investigate the interfacial adhesion of Cu-Cu bonding fabricated by thermo-compression process for three dimensional packaging. A pair of Cu-coated Si wafers was bonded under a pressure of 15 kN at $350^{\circ}C$ for 1 h, followed by post annealing at $350^{\circ}C$ for 1 h. The bonded wafers were diced into $30\;mm\;{\times}\;3\;mm$ pieces for the test. Each specimen had a $400-{\mu}m$-deep notch along the center. An optical inspection module was installed in the testing apparatus to observe crack initiation at the notch and crack propagation over the weak interface. The tests were performed under a fixed loading speed, and the corresponding load was measured. The measured interfacial adhesion energy of the Cu-to-Cu bonding was $9.75\;J/m^2$, and the delaminated interfaces were analyzed after the test. The surface analysis shows that the delamination occurred in the interface between $SiO_2$ and Ti.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.27 no.9
• /
• pp.834-843
• /
• 2016

In this paper, the design of a PIN diode S-band transfer-type SP4T including its driver circuit is presented. Each path of the SP4T is composed of the cascade connection of series-shunt PIN diodes to improve the isolation performance. The SP4T is implemented using chip type PIN diodes and a 20 mil AIN substrate fabricated using thin film technology. The driver circuit for the SP4T is designed using a multiplexer and four NMOS-PMOS push-pull pair. From on-wafer measurement, the fabriacted SP4T shows a maximum insertion loss of 1.1 dB and a minimum isolation of 41 dB. The time performance of the driver circuit is evaluated using the packaged PIN diodes with the identical PIN diode chip, and the transition time for on-off and off-on are below 100 nsec. For an input power level of 150 W, the measured insertion loss and isolation are close to those of the on-wafer measurement taking into consideration of the coaxial package mismatch and insertion loss.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.305-305
• /
• 2011

Type-II 반도체 나노 구조는 그것의 band alignment 특성으로 인해 광학 소자에 다양한 응용성을 가진다. 특히, 대표적인 Type-II 반도체 나노 구조인 InSb/InAs 양자점의 경우, 약 3~5 ${\mu}m$의 mid-infrared 영역의 spectral range를 가지므로, 장파장을 요하는 소자에 유용하게 적용될 수 있다. 또한, Type-II 반도체 나노 구조의 밴드 구조를 staggered gap 혹은 broken gap 구조로 조절함으로써 infrared 영역 광소자의 전자 구조를 유용하게 바꾸어 적용할 수 있다. 최근, GaSb wafer 위에 InSb/InAsSb 양자점을 이용하여 cutoff wavelength를 6 ${\mu}m$까지 연장한 IR photodetector의 연구도 보고되고 있다. 하지만, GaSb wafer의 경우 그것의 비용 문제로 인해 산업적 적용이 쉽지 않다는 문제가 있다. 이러한 문제를 해결하기 위해 GaAs wafer와 같은 비용 효율이 높은 wafer를 사용한 연구가 필요할 것이다. 본 연구에서는 Molecular Beam Epitaxy(MBE)를 이용하여 undoped InAs wafer 와 semi-insulating GaAs wafer 상에 InSb 양자 구조를 형성한 결과를 보고한다. InSb 양자 구조는 20층 이상의 다층으로 형성되었고, 두 가지 경우 모두 400${\AA}$ spacer를 사용하였다. 단, InAs wafer 위에 형성한 InSb 양자 구조의 경우 InAs spacer를, GaAs wafer 위에 형성한 양자 구조의 경우 InAsSb spacer를 사용하였다. GaAs wafer 위에 양자 구조를 형성한 경우, InSb 물질과의 큰 lattice mismatch 차이 완화 뿐 아니라, type-II 밴드 구조 형성을 위해 1 ${\mu}m$ AlSb 층과 1 ${\mu}m$ InAsSb 층을 GaAs wafer 위에 미리 형성해 주었다. 양자 구조 형성 방법도 두 종류 wafer 상에서 다르게 적용되었다. InAs wafer 상에는 주로 일반적인 S-K 형성 방식이 적용된 것에 반해, GaAs wafer 상에는 migration enhanced 방식에 의해 양자 구조가 형성되었다. 이처럼 각 웨이퍼에 대해 다른 성장 방식이 적용된 이유는 InAsSb matrix와 InSb 물질 간의 lattice mismatch 차이가 6%를 넘지 못하여 InAs matrix에 비해 원하는 양자 구조 형성이 쉽지 않기 때문이다. 두 가지 경우에 대해 AFM과 TEM 측정으로 그 구조적 특성이 관찰되었다. 또한 infrared 영역의 소자 적용 가능성을 보기 위해 광학적 특성 측정이 요구된다.

• Journal of Sensor Science and Technology
• /
• v.8 no.1
• /
• pp.32-37
• /
• 1999

A capacitance-type humidity sensor with mesa structure in which porous silicon layer is used as humidity-sensing material is developed and its humidity sensing properties are measured. This sensor has a structure where two electrodes are set on the up-side of the wafer against the past typical structure having these electrodes on the up and down-side of the wafer. Therefore, the sensor can be fabricated monolithically to be more compatible with the IC process technology, and is possible to detect more correct output capacitance by removing the effect of the parasitic capacitance from the bottom layer and other junctions. To do this, the sensor was fabricated using process such as localized formation of porous silicon, oxidation of porous silicon layer, and etching of oxidized porous silicon layer. From the completed samples, the dependence of capacitance on the relative humidity of 55 to 90% more was measured at room temperature. As the result, the measured capacitance increased monotonously higher at the low frequency of 120 Hz, where the capacitance was observed to increase over 300%.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.89-89
• /
• 2009

높은 소수반송자 수명(life-time)을 가지는 고품위 실리콘 기판은 고효율 실리콘 이종접합 태양전지 제작을 위한 중요 요소 기술 중 하나이다. 본 연구에서는 n-type c-Si 기판을 이용한 고효율 실리콘 이종접합 태양전지제작을 위해 hot water oxidation(HWO) 공정을 이용하여 고품위 실리콘 기판을 제작하였다. 실리콘 기판의 특성 분석은 Qusi-steady state photoconductance (QSSPC)를 이용하여 소수반송자 수명을 측정하였으며, 기판의 면저항 및 wetting angle을 측정하여 공정에 따른 특성변화를 분석하였다. Saw damage etching 된 기판을 웨이퍼 표면으로부터 particle, 금속 불순물, 유기물 등의 오염을 제거하기 위해 $60{\sim}85^{\circ}C$로 가열된 Ammonia수, 과산화수소수($NH_4OH/H_2O_2/H_2O$), 염산 과산화수소수($HCL/H_2O_2/H_2O$) 및 실온 희석불산(DHF) 중에 기판을 각각 10분 정도씩 침적하여, 각각의 약액 처리 후에 매회 10분 정도씩 순수(DI water)에서 rinse하여 RCA 세정을 진행한 후 HWO 공정을 통해 기판 표면에 얇은 산화막 을 형성시켜 패시베이션 해주었다. HF를 이용하여 자연산화막을 제거시 HWO 공정을 거친 기판은 매끄러운 표면과 패시베이션 영향으로 기판의 소수 반송자 수명이 증가하며, 태양전지 제작시 접촉저항을 감소시켜 효율을 증가 시킬수 있다. HWO 공정은 반응조 안의 DI water 온도와 반응 시간에 따라 life-time을 측정하여 진행하였으며, 이후 PE-CVD법으로 증착된 a-Si:H layer 및 투명전도 산화막, 금속전극을 증착하여 실리콘 이종접합 태양전지를 제작하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.679-679
• /
• 2013

태양전지는 계속되는 유가상승과 무소음 무공해의 녹색에너지원이라는 점에서 각광받고 있다. 더욱이 발전단가가 높기 때문에 특히 저가의 다결정 실리콘 태양전지의 연구가 활발히 진행되고 있다. 태양전지의 texturing 공정은 광 포획 효과를 극대화 시킨다. 이에 따라 웨이퍼 표면에 텍스쳐를 형성하여, 광학적 손실을 줄이는데, 일반적으로 alkaline etching (WET) 공정과 reactive ion etching (RIE) 공정이 사용된다. 본 연구에서는 RIE, WET 공정을 사용하여 만든 texturing 구조의 태양전지를 모듈 공정 진행 전 특성평가를 한 후 다시 모듈 공정 후 특성평가를 진행하였다. 특성평가는 태양전지의 전류-전압 곡선을 통해 개방전압, 단락전류, 곡선인자 을 측정하고, 파장에 따른 양자효율 및 반사율을 측정하였다. 또한 태양전지의 전기에너지를 가하여 생성되는 전계발광 현상과 NIR camera를 이용하여 Grain의 Dark Area 및 Micro crack을 검출하였다. 이와 같은 모듈 공정 전/후 특성을 측정하고, 이를 비교 분석하여 BIPV 적용 시 태양전지의 동작특성을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.371.1-371.1
• /
• 2014

반도체 트랜지스터의 크기가 점점 미세화 함에 따라 이에 수반되는 절연막에 대한 요구 조건도 까다로워지고 있다. 특히 게이트 산화 막의 두께는 10 nm 이하에서 고밀도를 갖는 높은 유전율 막에 대한 요구가 증가되고 있으며 또한 증착 온도 역시 낮아져야 한다. 이러한 요구사항을 충족하는 기술중의 하나는 매우 낮은 압력 및 200도 이하 저온에서 절연막을 증착하는 것이다. 본 연구에서는 플라즈마 화학 기상 증착(PE-CVD) 시스템을 이용하여 $180^{\circ}C$의 온도 및 10 mTorr의 압력에서 SiN 및 SiCN 박막을 제조하였다. 박막의 특성은 원자층 증착 공정 결과와 유사하면서 증착 속도의 향상을 위해 개조된 사이클릭 화학 기상 증착 공정을 이용하였다. Si 전구체와 산화제는 기판에 공급되기 전에 혼합되어 1차 리간드 분해를 하였으며, 리간드가 일부 제거된 가스가 기판에 흡착되는 구조이다. 기판흡착 후 플라즈마 처리 공정을 이용하여 2차 리간드 분해 공정을 수행하였으며, 반응에 참여하지 않은 가스 제거를 위해 불활성 가스를 이용하여 퍼지 하였다. 공정 변수인 플라즈마 전력, 반응가스유량, 플라즈마 처리 시간은 최적화 되었다. 또한 효율적인 리간드 분해를 위해 ICP와 CCP를 포함하고 있는 이중 플라즈마 시스템에 의해 2회에 걸쳐 분해되어지고, 그 결과로 불순물이 들어있지 않는 순수한 SiN과 SiCN 박막을 증착하였다. XRD 측정 결과 증착된 박막들은 모두 비정질 상이며, 550 nm 파장에서 측정한 SiN 및 SiCN 박막의 굴절률은 각 각 1.801 및 1.795이다. 또한 증착된 박막의 밀도는 2.188 ($g/cm^3$)로서 유전체 박막으로 사용하기에 충분한 값임을 확인하였다. 추가적으로 300 mm 규모의 Si 웨이퍼에서 측정된 비 균일도는 2% 이었다. 저온에서 증착한 SiN 및 SiCN 박막 특성은 고온 공정의 그것과 유사함을 확인하였고, 이는 저온에서의 유전체 박막 증착 공정이 반도체 제조 공정에서 사용 가능하다는 것을 보여준다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2010.05a
• /
• pp.58.2-58.2
• /
• 2010

FPD (Flat Panel Display) 제조 공정에서 사용되는 패턴은 수 ${\mu}m$ 수준까지 감소하였으며, FPD의 크기는 급격하게 대형화 되여 현재 8세대(2200mm*2500mm)에 이르고 있다. 이에 따라, $1\;{\mu}m$ 이상의 크기를 갖는 오염입자에 의한 수율 저하를 극복하기 위한 세정효율의 향상 및 다량의 초순수 사용에 따른 폐수 발생으로 인한 환경오염, 또한 장비의 크기에 따른 공간 효용성 감소와 이에 따른 공정 비용의 증가 등의 어려움에 직면하고 있다. 따라서, 현장에서는 고효율, 저비용의 세정 공정 기술 개발에 대한 연구가 활발히 진행되고 있다. 이러한 문제점들을 해결 하고자 이류체 노즐 세정 장치와, 화학액 린스를 위한 초순수 Spray, 건조 공정에 해당하는 Air-knife, Halogen lamp로 구성된 소형화 된 고속 FPD(Flat Panel Display) 세정기에 대한 연구를 진행 하였다. 이류체 노즐은 초순수와 $N_2$ 가스를 내부에서 혼합하여 액적(Droplet)을 형성하여 고압으로 분사시키는 장치로서 화학액을 사용하지 않고 물리적인 방법으로 오염입자를 제거한다. Spray는 유기 오염입자 제거를 위한 오존수의 린스 공정을 위해 설치 하였다. 세정 후 표면에 남아있는 기판의 액막(water film)은 고압의 가스를 분사하는 Air-knife를 통해 제거하였으며, 고속 공정시 발생할 수 있는 Air-knife에서 제거하지 못한 잔류 액막을 Halogen lamp를 사용하여 효과적으로 제거함으로써, 물반점(water mark) 없는 건조 공정을 얻을 수 있었다. 실험에는 미세 입자의 정량적인 측정을 위하여 유리 기판 대신에 6인치 실리콘 웨이퍼(P-type (100))를 사용하였으며, > $\;1{\mu}m$ 실리카 입자를 스핀방식을 사용하여 정량적으로 균일하게 오염하였으며, 오염물의 개수 및 분포는 파티클 스캐너 (Surfscan 6200, KLA-Tancor, USA)를 사용하여 분포 및 개수를 정량적으로 측정 하였다. 이류체 노즐은 $N_2$ 가스의 압력과 초순수의 압력을 변화시켜 측정하여, 각각 0.20 MPa, 0.01 MPa에서 최적의 세정 결과를 얻을 수 있었으며, 건조 효율은 Air-Knife의 입사 각도와 건조면 간격, 할로겐 램프의 온도를 조절 하여 최적의 조건을 얻을 수 있었다.