• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.39-39
• /
• 2011

반도체 생산의 주요 공정 중 하나인 세정 공정은 공정 중 발생하는 여러 가지 부산물에 의한오염을 효과적으로 제거하여 수율 향상에 큰 영향을 미친다. 현재 주로 쓰이는 세정 공정은 습식 세정 공정으로 화학 약품을 이용하지만 패턴 손상 및 웨이퍼 대구경화에 따른 문제 등이 대두되어 이를 대체할 세정 공정의 도입이 요구되고 있다. 이에 따라 건식 세정에 대한 관심이 증가하고 있으며 에어로졸 세정이 대표적 공정으로 개발 되었으나 마이크로 단위의 발생 에어로졸 입경으로 인해 패턴 손상 문제를 해결하지 못하였다. 이러한 문제점을 극복하기 위하여 응축에 의해 형성되는 입자 크기를 줄이는 것에 관한 연구가 진행되어 왔고, 대응 방안으로 개발된 것이 가스 클러스터 세정이다. 가스 클러스터란 작동 기체의 분자가 수십, 수백 개 뭉쳐있는 형태 (cluster)를 뜻하며 이 때 형성된 클러스터는 수 nm 크기를 가진다. 그리고 짧은 시간의 응축에 의해 수십 nm 크기까지 성장하게 된다. 즉, 입자로 성장할 수 있는 시간과 환경을 형성하지 않음으로써 작은 크기의 클러스터에 의해 패턴 사이의 오염물질을 물리적으로 제거하고 다시 기체상 물질로 환원되어 부산물을 남기지 않는 공정이다. 이러한 작동 환경을 조성하기 위해서는 진공도와 노즐 출구 속도에 대한 설계 단계부터의 이론적 연구를 통한 입자 크기 예측과 세정 조건에 따라서 발생하는 클러스터의 크기 분포 특성을 측정하는 것이 필수적이다. 따라서 본 연구에서는 실시간 저압 환경에서의 측정이 가능하며, 다양한 크기의 입자를 실시간으로 측정할 수 있는 particle beam mass spectrometer (PBMS)를 이용하여 세정 공정 중 발생하는 클러스터의 크기 분포를 측정하는 연구를 수행하였다. 클러스터의 측정은 노즐에 유입되는 유량과 냉매 온도를 변수로 하여 수행하였다. 각각의 조건에 따라서 최빈값은 오차범위 내에서 일정한 것을 확인하였으며, 50 nm 이하의 값으로 가스 클러스터 공정이 패턴 손상 없이 오염입자를 제거할 수 있음을 실험적으로 확인할 수 있었다. 또한 유량의 증가에 따라 세정에 사용되는 클러스터의 입경이 증가하며, 냉매 온도가 낮아질수록 클러스터 입경이 증가하는 경향을 확인할 수 있었다. 클러스터 크기는 오염 입자와의 충돌에 의해 작용하는 힘으로 오염입자를 제거하는 메커니즘을 사용하는 가스 클러스터 세정 장치에 있어 중요성이 크다 할 수 있으며 추후 지속적 연구에 의한 세정 기술의 최적화가 기대된다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.10
• /
• pp.32-38
• /
• 2003

This works reports the measurement and analysis results on the hot electron induced device degradation in Gate-All-Around SOI MOSFET's, which were fabricated using commercially available SIMOX material. It is observed that the worst-case condition of the device degradation in nMOSFETs is $V_{GS}$ = $V_{TH}$ due to the higher impact ionization rate when the parasitic bipolar transistor action is activated. It is confirmed that the device degradation is caused by the interface state generation from the extracted degradation rate and the dynamic transconductance measurement. The drain current degradation with the stress gate voltages shows that the device degradation of pMOSFETs is dominantly governed by the trapping of hot electrons, which are generated in drain avalanche hot carrier phenomena.r phenomena.

• Analytical Science and Technology
• /
• v.5 no.4
• /
• pp.455-464
• /
• 1992

Using FT-IR, we determined the depth of silylated layers produced from various gas-phase-silylation conditions was proposed by using Fourier Transform Infrared (FT-IR) spectroscopic analysis. The depth of silylated layer was determined from absorbance measurments of the significant peaks (Si-O-ph, Si-C, Si-H) of FT-IR spectra with background spectrum subtraction method. And the results were compared with thickness measurments of SEM. The results were well agree with SEM. It found to be well suited for determining silylation process window.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.15 no.5
• /
• pp.399-405
• /
• 1990

Rapid Thermal Process(RTP) has been used to precisely control and study the reaction rate for the formation of refractory titanuium silicide. Samples were prepared by sputtering deposition layer of titanium on n-type, poly-deposit silicon wafers. The process were then sujected to a matrix of rapid time-temperature profile under nitrgen, argon gas ambient to precisely control the silicide formation. Reacted films were analyzed by the sheet resistance measursrement, SEM, ASR and X-ray diffraction. Results were shown that the resistivity of the silicide films are below 20u-cm and the thickness of silicide films are about two times than that of as-deposited titanium films. Silicidation ambient was likely to happen at the same tamperature-time condition for argon and nitrogen gas.

• Proceedings of the KIEE Conference
• /
• 2002.07c
• /
• pp.1997-1999
• /
• 2002

고분자 주쇄(Main chain)의 소수성을 가지는 플루오르 그룹을 배제시킨 습도 민감성 폴리이미드를 합성 및 이미드화 하였고, 이를 이용한 초고참도 습도 센서를 제작 및 측정하였다. 사용된 폴리이미드는 다이아민계로 Oxydianyline(ODA)와 다이안하이드라이드계로 Pyromellitic dianhydried(PMDA)를 유기용매 Dimethyla cetamide(DMAc) 하에서 폴리이미드 전구체 (Polyamic acid)를 합성하였으며, 진공 및 승온 조건에서 유기용매를 제거하여 이미드화(Imidization) 반응을 진행시켜 제조하였다. 본 습도 센서는 정전용량형 고감도 습도 센서로 디자인되었으며 실리콘 웨이퍼상에서 일반적인 반도체 공정을 이용하여 구현하였다. 본 습도 센서는 센서 크기와 유효면적, 감습층의 두께를 주요 변수로 설정하였으며 이에 따른 습도 민감성 효과를 평가 및 분석하였다. 측정 결과 유효면적 70%, 감습층 두께 $1.1{\mu}m$ 로 제작된 습도 센서는 상대숨도$20%{\sim}90%$ 영역에서 캐패시턴스와 선형적 상관관계를 보여주고 있으며, 습도 민감도는 3.9 pF/%RH 클 얻을 수 있었다.

• Electrical & Electronic Materials
• /
• v.4 no.4
• /
• pp.344-353
• /
• 1991

무정형 SiC 박막을 수평형 CVD반응기로부터 SiH$_{4}$ 및 H$_{2}$를 반응기체로 하여 실리콘 웨이퍼위에 증착시켜 제조하였다. 박막 성장 속도는 상압에서 650.deg.C와 850.deg.C범위에서 측정되었다. 반응기체의 유량은 1000sccm으로 고정하였으며 SiH$_{4}$와 CH$_{4}$의 유량을 변화시켰다. 증착 반응속도식으로 표면 반응이 율속단계인 Eley-Rideal 모델과 SiH$_{4}$와 CH$_{4}$의 종도에 m차로 비례하는 두가지 속도식을 가정하였다. 증착시간에 따른 SiC 박막두께의 측정으로부터 얻은 증착 반응 속도로부터 회귀 분석법에 의하여 두가지 반응속도식의 반응속도 상수를 구하였다. 얻어진 반응속도식에 의해서 계산된 값과 실험치를 비교한 결과 0.15차의 반응속도식이 Eley-Rideal반응기구보다 약산 더 잘 맞음을 알 수 있으나 두 모델 다 약간씩 실험결과와 차이가 나고 있다. 이것은 본 실험의 증착 조건의 율속단계가 확산 단계와 표면 반응 단계의 전이영역 즉 본 실험의 증착조건에서 확산속도와 표면 반응속도가 비슷하기 때문으로 생각된다. 또한 Eley-Rideal 반응기구에서 부터 얻어진 SiH$_{4}$ 및 CH$_{4}$의 흡착평형상수 $K_{s}$ 와 $K_{c}$ 값을 비교하면 1000K이하에서는 $K_{s}$ 가 $K_{c}$ 보다 큰 값을 가지는데 이것은 Gibbs 자유에너지 최소화 방법에서 구한 결과와 일치하였다.

• Korean Journal of Materials Research
• /
• v.9 no.3
• /
• pp.269-273
• /
• 1999

Polycrystalline silicon films are generally deposited by LPCVD, utilizing the thermal decomposition of $SiH_4$ gas. When silicon wafers are loaded into the furnace in order to reduce oxygen concentration of the films, we flow 20slm N, gas from top to bottom of the furnace, and then deposit films of $1000\AA$ thickness to measure oxygen concen­tration by SIMS. As a consequence of SIMS, we obtain oxygen concentration in films lower about 30 times than that of films deposited with 20slm $N_2$ gas-flow through the short injector in the hatch of furnace. In our long injector system, we estimate a reproducibility by uniformity, particle, and Rs of the deposited films.

• Proceedings of the Acoustical Society of Korea Conference
• /
• spring
• /
• pp.385-388
• /
• 2000

Electromagnet ic wave falling on solid surface acts on the medium with a force. This force brings about a redistribution of surface charges and the surface potential is varied. By measuring this potential variations, the surface electrical properties on conductors, semicionductors and dielectrics can be tested. In this paper, two dimensional photocharge voltage on the $LiNbO_3$ wafer induced by He-Ne laser beam, the temperature characteristics and the capacitive coupling test structure for the photocharge voltage measurement for the dielectrical materials are shown.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2001.11a
• /
• pp.178-180
• /
• 2001

비저항이 500$\Omega$-cm, 두께가 250~300$\mu\textrm{m}$인 p(100) Si 웨이퍼를 이용하여 배면전극을 갖는 새로운 Si pin 태양전지를 설계.제작하였다. dark상태와 60W/$cm^2$의 자연광에서 제작된 전지의 전기.광학적 특성을 측정한 결과, 전지의 직렬저항과 포화전류는 각각 20$\Omega$과 1.6$\mu$A로, 개방전압과 단락전류는 0.45 V와 10.3 mA로, 충실도는 0.44로 나타났다. 제안된 구조에서 전지의 두께를 최적화할 경우, 보다 높은 효율 특성이 기대된다.

• Journal of the Korean Vacuum Society
• /
• v.2 no.4
• /
• pp.455-461
• /
• 1993

Glass와 실리콘 웨이퍼(p-type(100), $ ho$=6~8$\Omega$-cm)를 기판으로 하여 NiFe/glass , NiFe/Si, NiFe/Al/Si, NiFe/Ti/Si 의 박막을 제작하였다. 하지층으로 사용한 알루미늄과 티타늄은 RF 스퍼터링으로 증착하였으며 퍼럼로이(NiFe) 필름은 60, 80, 90wt%Ni로 조성을 변화시켜 증착하였다. 박막의 포화자화(Ms), 보자력(Hc), 각형비(F)는 sweep time을 1.7분으로 하여 시료 토크마그네토 메터로 측정하였다. 보자력에 영향을 주는 표면조도는 전자주사현미경(SEM)과 표면조도 측정기로써 알아보았다. 실험결과 80wt% Ni 의 퍼멀로이에서 자장 중 열처리(35 Oe,$ 350^{\circ}C$) 후 약 1의 각형비를 나타내었으며 열처리 후 보자력이 떨어짐을 보였다. 자기이방성은 알루미늄을 하지층으로 한 퍼멀로이 박막에서 가장 좋은 값(Ku=-9.60 $\times$106 emu/㎤)을 나타내었다.