• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.423.1-423.1
• /
• 2014

본 발표에서는 실리콘 이종접합 태양전지에서 중요한 실리콘 웨이퍼 표면/계면 제어에 대하여 발표한다. 다시 말하여, 실리콘 웨이퍼 기판 세정공정 변화에 따른 실리콘 웨이퍼 표면의 소수전하수명(minority carrier lifetime, MCLT) 및 태양전지 소자특성 변화에 대하여 연구하였다. 구체적으로, 실리콘 웨이퍼 클리닝 최초단계로써 KOH damage etching 공정을 도입할 때, 이후 클리닝 공정을 통일하여 적용한 웨이퍼 표면의 MCLT 및 상기 웨이퍼를 이용하여 플라즈마 화학기상증착법(PECVD)을 통하여 제작한 태양전지 소자 효율은 KOH etching 시간이 10분일 때 최대치에 도달한 후 감소하였다. 또한, RCA1, RCA2, Piranha로 이루어진 웨이퍼 클리닝 단계의 사이에, 또는 맨 마지막에 묽힌 불산용액(DHF, 5 %) 처리를 하여 표면 산화막 제거 및 수소종단처리를 하여 기판의 passivation 특성을 향상시키고자 할 때, 불산용액 처리 순서에 따른 웨이퍼 표면의 MCLT 및 태양전지 소자 효율을 비교하였다. 그 결과, 묽은불산용액을 클리닝 단계 사이에 적용하였을 때의 MCLT 및 태양전지 소자의 특성이 더 우수하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.04a
• /
• pp.345-348
• /
• 2001

반도체에 이용되는 실리콘웨이퍼 생산에 있어 평탄도는 가장 중요한 요소 중 하나이다. 실리콘웨이퍼의 평탄도는 POLISHING이라는 공정과정을 통하여 측정하고 제어하고 있는데 현재 측정장비에서 보여주는 웨이퍼의 모양을 사람에 의해 제어하고 있어 경험이 필요하고 일일이 사람이 체크해야하는 번거로움이 있다. 따라서 평탄도가 시스템에 의해 자동적으로 측정되고 제어할 필요가 있다. 본 연구는 웨이퍼의 3차원 형상을 측정하여 보여주는 장비에서 이미지와 함께 나타나는 몇 개의 정량적인 항목을 이용하여 웨이퍼의 단면도를 추정하는 알고리즘을 제안함으로 평탄도가 자동으로 측정될 수 있도록 하였다. 이 알고리즘은 Spline보간법을 이용하였고 웨이퍼의 특정단면 뿐만 아니라 임의의 단면도도 추정할 수 있으며 수치실험을 통해 Lagrange보간법과 비교하여 그 효율성을 입증하였다.

• Journal of Institute of Control, Robotics and Systems
• /
• v.4 no.3
• /
• pp.329-333
• /
• 1998

본 논문에서는, LSI 적층 기술을 이용한 실시간 처리 마이크로 비젼의 개발을 소개하고 있다. 새롭게 개발된 LSI 적층기술을 이용하여, 영상신호의 증폭, 변환, 연산처리등의 기본기능을 가지는 다수의 LSI 웨이퍼를 적층한다. 각 층간의 고밀도 수직배선을 통하여 대량의 영상정보를 동시에 전달하므로써, 대규모 동시 병렬처리를 가능하게 하며, 다수의 층에 걸쳐 파이프 라인 처리가 이루어진다. VLSI 설계시스템을 이용하여, 윤곽 검출기능을 가지는 테스트 칩을 설계(2 .mu.m CMOS design rule)하고, 시뮬레이션을 통하여 양호한 동작(처리시간 10 .mu.s)을 확인하고 있다. 시험제작을 위해서는, 새롭게 개발된 LSI 적층기술이 이용된다. 영상처리의 기본회로가 실려있는 웨이퍼의 기반을 30 .mu.m 의 두께까지 연마하고, 개발된 웨이퍼 aligner를 이용하여 수직배선이 형성된 상하 두 개의 웨이퍼를 미세조정하면서 접착한다. 이상의 제작과정을 반복하여 두께 1mm이하의 인공망막과 같은 마이크로 비젼을 제작한다.

• Journal of the Microelectronics and Packaging Society
• /
• v.15 no.2
• /
• pp.63-67
• /
• 2008

3D integration technology has been a major focus of the next generation of IC industries. In this study Si wafer ultra-thinning has been investigated especially for the effect of ultra-thinning on the silicon surface. Wafers were grinded down to $30{\mu}m\;or\;50{\mu}m$ thickness and then grinded only samples were compared with surface treated samples in terms of surface roughness, surface damages, and hardness. Dry polishing or wet etching treatment has been applied as a surface treatment. Surface treated samples definitely showed much less surface damages and better roughness. However, ultra-thinned Si samples have the almost same hardness as a bulk Si wafer.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.293-293
• /
• 2010

최근 태양전지 연구에서 저가격화를 실현하는 방법 중 하나로 폐 실리콘 웨이퍼를 재생하는 방법에 관하여 많은 연구가 진행되고 있다. 그러나 기존 웨이퍼 재생공정은 높은 재처리 비용과 복잡한 공정등의 많은 단점을 가지고 있다. 챔버 내에 압축된 공기나 가스에 의해 가속된 미세 파우더들이 재료와 충돌하면서 식각하는 기계적 건식 식각 공정 기술이라고 할 수 있는 micro blaster 공정을 이용하면 기존 재생공정보다 낮은 재처리 비용과 간단한 공정으로 재생웨이퍼를 제작할 수 있다. 하지만 이러한 micro blaster 공정은 식각 후 표면에 많은 particle과 crack을 형성시켜 태양전지용으로 사용하기에 단점을 가진다. 본 연구에서는 이러한 micro blaster를 이용한 태양전지용 재생 웨이퍼를 제작하기 위해 폐 실리콘 웨이퍼의 표면 물질을 식각하고, 식각 후 충돌에 의해 발생된 표면의 particle과 crack을 DRE(Damage Remove Etching)공정으로 제거하는 연구를 진행 하였다. 먼저 폐 실리콘 웨이퍼와 같은 표면을 형성하기 위하여 시편 표면에 각각 Al($2000{\AA}$), $Si_3N_4(3000{\AA})$, $SiO_2(1{\mu}m)$, AZ1512($1{\mu}m$)을 형성하고 micro blaster의 파우더 크기, 압력, 스캔 속도 등의 공정 조건에 따라 폐 실리콘 웨이퍼 표면 물질을 식각하였다. 식각 후 폐 실리콘 웨이퍼의 식각된 깊이와 표면 물질 잔량을 측정하고, 폐 실리콘 웨이퍼의 표면에 particle과 crack, 요철이 형성되어 있는지를 확인하였다. 그 결과 폐 실리콘 웨이퍼에 형성된 물질의 두께 이상으로 식각되었으며, 표면 물질의 잔량이 남아 있지 않았고, 표면에 많은 particle과 crack, 요철이 형성되었다. 표면에 형성된 요철은 유지하면서 많은 particle과 crack을 제거하기 위하여 micro blaster공정 후 DRE 공정으로 표면 개선이 필요하였다. 이때 남겨진 요철은 입사광량을 증가시키고, 표면 반사율을 감소시켜 태양전지내의 흡수하는 빛의 양을 증가시키는 태양전지 texturing 공정 효과로 작용하게 된다. 표면에 남은 particle과 crack을 완전히 제거하면서 요철은 유지할 수 있게 HNA 용액의 농도와 시간에 따른 식각 정도를 측정하였다. DRE 공정 후 표면 particle과 crack이 완전히 제거되어 표면이 개선됨을 확인하였다. Micro blaster를 이용하여 폐 실리콘 웨이퍼의 표면을 식각하고, DRE공정으로 표면을 개선함으로써 태양전지용 기판으로의 재생 가능성을 확인하였다.

• Journal of Welding and Joining
• /
• v.26 no.1
• /
• pp.12-16
• /
• 2008

본 보고에서는 3D 패키징에서 중요한 공정의 하나인 초박막 Si 웨이퍼 Thinning 공정에 대해 간략히 소개하였고, 표면처리에 대해 살펴보았다. 기계적, 특히 전기적 Damage를 줄이기 위한 최적화된 Thinning 공정과 신뢰성 분석 및 평가, 그리고 초박막 웨이퍼 핸들링 방법 등이 시스템적으로 개발되는 것이 중요하다. 칩 소형화 추세와 더불어 3D 패키징 기술이 중요시되는 산업 요구에 맞추어 향후 웨이퍼 Thinning 기술을 포함한 3D 기술의 핵심 공정기술들은 그 중요성이 증대할 것이고, 이에 대한 활발한 연구가 진행되리라 기대한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.569-569
• /
• 2013

대부분의 태양전지 공정은 퍼니스와 레이저 도핑 공정이 중요한 공정 중 하나다. 퍼니스 도핑공정의 경우 저농도 도핑영역에 선택적으로 고농도 도핑영역을 형성하기가 일반적으로 어렵다. 레이저를 사용한 선택적 도핑의 경우 고가의 레이저 장비가 요구되어지며, 레이저 도핑 후 고온의 에너지로 인한 웨이퍼의 구조적 손상 문제를 야기한다. 본 연구는 저가이면서 새로운 구조의 대기압 플라즈마 제트를 개발하였고, 이를 통한 선택적 도핑에 관한 연구를 하였다. 대기압 플라즈마 제트는 Ar 가스를 주입하여 저주파(1~100 kHz) 전원을 인가하여 플라즈마를 발생시키는 구조로 제작하였다. 웨이퍼는 P-type shallow 도핑 된(120 Ohm/square) PSG (Phosphorus Silicate Glass)가 제거되지 않은 웨이퍼를 사용하였다. 대기압 플라즈마 도핑 공정 처리시간은 15 s, 30 s, 플라즈마 발생 전류는 40 mA, 70 mA로 처리하였다. 웨이퍼의 도핑프로파일은 SIMS (Secondary Ion Mass Spectroscopy)측정을 하여 분석을 진행하였으며, 도핑 후 도핑프로파일을 통하여 면저항등 전기적 특성을 파악하였다. 도펀트인 PSG (Phosphorus Silicate Glass)에 대기압 플라즈마 제트로 도핑공정을 처리한 결과 전류가 상승함에 따라, 도핑 처리시간이 길어짐에 따라서 도핑깊이가 깊어지고, 면저항이 낮아짐을 확인하였다. 대기압 플라즈마 도핑 후 웨이퍼의 구조적 손상파악을 위한 SEM (Secondary Emission Microscopy) 측정결과 도핑 전과 후 웨이퍼의 표면구조는 차이가 없음을 확인하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11c
• /
• pp.2395-2398
• /
• 2002

국내의 반도체산업의 비약적인 발전과 함께 반도체 장비의 국산화에 대한 시도가 점차로 확산되어 가고있다. 최근 일본의 수입장비에만 의존하던 웨이퍼 테이프 마운터 (Wafer Tape Mounter) 장비가 국산화됨으로써 원가절감에 크게 기여하였다. 본 논문에서는 국산 웨이퍼 테이프 마운터 장비의 동작을 제어하는 운영 소프트웨어에 대해서 기술한다. PLC 기반의 기존 외국 장비와는 달리 국산 장비는 PC 기반으로 동작함으로써, 제어 소프트웨어의 역할이 훨씬 커지게 되었고, 기능의 추가 변경이 용이한 점이 장점이다. 소프트웨어는 여러개의 장치 (모터 등)을 동시에 구동하기 위한 효과적인 멀티스레딩 구조를 갖는다. 우리의 조사에 따르면, PC기반 웨이퍼 테이프 마운터의 제어 소프트웨어에 대한 연구는 거의 발표된 적이 없었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2022.11a
• /
• pp.881-883
• /
• 2022

고객사에 납품하는 웨이퍼의 안정적인 공급을 위한 웨이퍼 엣지의 결함 검출 장비다. 본 연구에서는 OpenCV와 임베디드 시스템, 머신러닝, 전자 회로 그리고 센서/카메라 기술을 핵심 기술로 R&D 한다. 고객사에서 불량 웨이퍼 발생에 대응하기 위한 장비의 데이터를 생산하여 고객과의 신뢰도 향상 및 유지를 할 수 있다. 그리고 결함이 특정 공정 지점에서 발생하는지 탐색할 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.214-214
• /
• 1999

다이아몬드를 반도체용 열방산용기판 등으로 사용하기 위해서는 수백 $\mu\textrm{m}$ 두께의 대면적 웨이퍼가 요구된다. 이를 위해서 DC are jet CVD, MW PACVD, DC PACVD 등이 개발되어, 현재 4"에서 8"까지의 많은 문제를 일으키고 있다. 본 연구에서는 multi-cathode DC PACVD법에 의한 4" 다이아몬드 웨이퍼의 합성과 합성된 막의 특성변화에 대한 연구를 수행하였다. 또한, 웨이퍼의 휨과 crack 발생거동과 대한 고찰을 통래 휨과 crack이 없는 웨이퍼의 제작방법을 고안하였다. 사용된 음극의 수는 일곱 개이며, 투입된 power는 각 음극 당 약 2.5kW(4.1 A-600V)이었다. 사용된 기판의 크기는 직경 4"이었다. 합성압력은 100Torr, 가스유량은 150sccm, 증착온도는 125$0^{\circ}C$~131$0^{\circ}C$, 수소가스네 메탄조성은 5%~8%이었다. 합성 중 막에 인가되는 응력은 합성 중 증착온도의 변화에 의해 제어하였다. 막의 결정도는 Raman spectroscopy 및 열전도도를 측정을 통해 분석하였다. 성장속도 및 다이아몬드 peak의 반가폭은 메탄조성 증가(5%~8%)에 따라 증가하여 각각 6.6~10.5$\mu\textrm{m}$/h 및 3.8~5.2 cm-1의 분포를 보였다. 6%CH4 및 7%CH4에서 합성된 웨이퍼에서 측정된 막의 열전도도는 11W/cmK~13W/cmK 정도로 높게 나타났다. 막두께의 uniformity는 최대 3.5%로 매우 균일하였다. 막에 인가되는 응력의 제어로 직경 4"k 합성면적에서 두께 1mm 이상의 균열 및 휨이 없는 다이아몬드 자유막 웨이퍼를 합성할 수 있었다.다이아몬드 자유막 웨이퍼를 합성할 수 있었다.active ion에 의해 sputtering 이 된다. 이때 plasma 처리기의 polymer 기판 후면에 magnet를 설치하여 높은 ionization을 발생시켜 처리 효과를 한층 높여 주었다. 이 plasma 처리는 표면 청정화, 표면 etching 이 동시에 행하는 것과 함께 장시간 처리에 의해 표면에서는 미세한 과, C=C기, -C-O-의 극성기의 도입에 의한 표면 개량이 된다는 것을 관찰할 수 있다. OPP polymer 표면을 Ar 100%로 plasma 처리한 경우 C-O, C=O 등의 carbonyl가 발생됨을 알 수 있었다. C-O, C=O 등의 carbynyl polor group이 도입됨에 따라 sputter된 Al의 접착력이 향상됨을 알 수 있으며, TEM 관찰 결과 grain size도 상당히 작아짐을 알 수 있었다.onte-Carlo 방법으로 처리하였다. 정지기장해석의 경우 상용 S/W인 Vector Fields를 사용하였다. 이를 통해 sputter 내 플라즈마 특성, target으로 입사하는 이온에너지 및 각 분포, 이들이 target erosion 형상에 미치는 영향을 살펴보았다. 또한 이들 결과로부터 간단한 sputtering 모델을 사용하여 target으로부터 sputter된 입자들이 substrate에 부착되는 현상을 Monte-Carlo 방법으로 추적하여 성막특성도 살펴보았다.다.다양한 기능을 가진 신소재 제조에 있다. 또한 경제적인 측면에서도 고부가 가치의 제품 개발에 따른 새로운 수요 창출과 수익률 향상, 기존의 기능성 안료를 나노(nano)화하여 나노 입자를 제조, 기존의 기능성 안료에 대한 비용 절감 효과등을 유도 할 수 있다. 역시 기술적인 측면에서도 특수소재 개발에 있어 최적의 나노 입자 제어기술 개발 및 나노입자를 기능성 소재로 사용하여 새로운 제품의 제조와 고압 기상