• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.05a
• /
• pp.260-260
• /
• 2004

연삭 가공은 대직경 반도체 웨이퍼의 경면 가공, 산업용 정밀 부품, 광학 분야의 고정밀급 렌즈 등 여러 산업 분야의 각종 정밀 부품의 마무리 공정에 적총되어 제품의 질을 좌우하는 필수적인 공정이라 할 수 있다. 이러한 연삭 가공은 높은 치수 정밀도와 양호한 표면 거칠기 및 제품의 형상을 동시에 만족시킬 수 있는 가공 기술로서 , 대직경 웨이퍼 생산에 있어서, 고정밀ㆍ고품위의 웨이퍼를 양산하는데 적합한 기술로 인식되고 있다.(중략)

• Proceedings of the KIEE Conference
• /
• 2004.11c
• /
• pp.478-480
• /
• 2004

다이아몬드 톱날을 이용한 얇은 Si 웨이퍼의 기계적인 다이싱은 chipping, crack 등의 문제점을 발생시킨다. 또한 stacked die 나 multi-chip등과 같은 3D-WLP(wafer level package)에서 via를 생성하기 위해 현재 사용되는 화학적 etching은 공정속도가 느리고 제어가 힘들며, 공정이 복잡하다는 문제점을 가지고 있다. 이러한 문제점을 해결하기 위해 현재 연구되고 있는 분야가 레이저를 이용한 웨이퍼 다이싱 및 드릴링이다. 본 논문에서는 UV 레이저를 이용한 얇은 Si 웨이퍼 다이싱 및 드릴링 시스템에 대해 소개하고, 웨이퍼 다이싱 및 드릴링 실험결과를 바탕으로 적절한 레이저 및 공정 매개변수에 대해 설명한다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2007.06a
• /
• pp.19-22
• /
• 2007

반도체 산업은 회로의 고밀도화, 고집적화에 따라 웨이퍼 표면의 입자, 금속, 금속 이온, 유기물 등 오염물의 크기가 미세해 지고 세정에 대한 요구 조건이 더욱 엄격해지고 있다. 현재 세정 공정은 반도체 제조공정 전체에서 약 30%를 차지하고 있으며, 습식 세정 방식이 주로 사용되고 있다.[1] 습식 세정방식은 탈이온수로 린스하고 건조하는 공정이 필연적으로 따르며, 기판 표면에 건조과정에서 물반점이 남는 문제가 가장 큰 이슈로 남아 있다. 본 연구는 웨이퍼의 습식 세정 공정에 사용되는 DHF Final Clean Process후 IPA Vapor를 이용한 건조 방법을 기술 하였다. Single wafer spin process를 이용하였으며, 웨이퍼 Process 공간을 밀폐 후 N2가스를 충진하여 대기중의 산소 오염원 유입을 차단하고 수세 및 건조 가스를 이용하여 건조시킴으로써 SiFx의 SiOx로의 치환을 방지 하여 건조 효율 향상을 목적으로 한다. Bare 웨이퍼에서 65nm 이상 오염 발생 증가량을 측정 하였으며, 공정 후 웨이퍼 오염 발생량을 35개 이하로 확보 하였다.

• Clean Technology
• /
• v.4 no.1
• /
• pp.68-75
• /
• 1998

An innovative wafer drying system was developed using Isopropyl alcohol (IPA) and nitrogen carrier gas in order to replace the commercial conventional drying system which was a non-environmentally friendly system. This system was designed as following ; the IPA evaporation chamber and the process chamber were separated to increase drying efficiency, and the carrier gas with the IPA vapor was delivered into the process chamber. It was investigated that the IPA concentration was the most important factor to operate the system. The optimum concentration was found to be 2.4 ml IPA/N2 1. In addition, the optimum flow rate of the nitrogen gas were maintained more than 60 l/min.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2008.04a
• /
• pp.157-160
• /
• 2008

Multi-Spinner 장비는 반도체 제조공정과정 중 Photo공정에서 노광(Exposure)공정을 제외한 PR 형성공정 및 현상(Development)을 수행하는 복합적인 장비이다. 이 복합적인 Multi-Spinner 장비의 각 수행 과정에서는 웨이퍼를 이동 작업하는데 있어서 이동경로를 최적 스케줄링 한다면 반도체 생산량 향상에 크게 도움이 된다. Multi-Spinner 장비내의 각 공정과정들은 PR 형성공정 및 현상 공정 순서에 맞게 순차적으로 진행되며, 이 과정들을 위해 이송 로봇이 순차적으로 웨이퍼를 이동하며, 이 과정에서 일정의 대기시간이 발생하게 된다. 대기시간을 줄이기 위해 C/S 유닛에 담겨 있는 수십 장의 웨이퍼들을 다음 공정으로 이송 시 이동경로의 최적 스케줄링이 필요하다. 본 논문은 스케줄링 문제를 풀기 위해 인공 신경회로망(Artificial Neural Network)을 이용한 최적 스케줄링 방법을 제안한다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.05a
• /
• pp.334-334
• /
• 2012

다음 세대 웨이퍼 공정인 450mm 웨이퍼 공정을 위한 이중 주파수 유도결합 플라즈마 소스를 이용하여 각각의 안테나에 파워를 인가하고, 이 때 방전되는 플라즈마의 특성을 Langmuir probe를 통하여 확인할 수 있었다. 또한 인가되는 파워를 조절하여 플라즈마 내의 전자에너지를 조절할 수 있다는 가능성을 확인할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.302.2-302.2
• /
• 2016

알루미늄 산화막 스퍼터링 공정 중 타겟이 반응성이 있는 산소와 결합하여 산화되는 타겟 오염은 증착 효율의 감소[1]와 방전기 내 아크 발생을 촉진[2]하여 이를 억제하는 방법이 연구되어 왔다. 본 연구에서는 알루미늄 산화막 증착 공정 중 타겟 오염 현상이 기판에 증착된 알루미늄 산화막 특성이 미치는 영향을 분석하였다. 실험에는 알루미늄 타겟이 설치된 6 인치 웨이퍼용 직류 마그네트론 스퍼터링 장치를 활용하였다. 위 장치에서 공정 변수 제어를 통해 타겟 오염 현상의 진행 속도를 제어하였다. 공정 중 타겟 오염 현상을 타겟 표면 알루미나 형성에 따른 전압 강하로 관찰하였고 타겟 오염에 의한 플라즈마 변화를 원자방출분광법을 통해 관찰하였다. 이 때 기판에 증착 된 알루미나 박막의 화학적 결합 특성을 XPS depth로 측정하였으며, 알루미나 박막의 두께를 TEM을 통해 측정하였다. 측정 결과 타겟 오염 발생에 의해 공정 중 인가 전압 감소와 타겟 오염에 소모된 산소 신호의 감소가 타겟 오염 정도에 따라 변동되었다. 또한 공정 중 타겟 오염 정도가 클수록 기판에 증착한 막과 실리콘 웨이퍼 사이에 산소와 실로콘 웨이퍼의 화합물인 산화규소 계면의 형성 증가됨을 확인했다. 위 현상은 타겟 오염 과정 중 발생하는 방전기 내 산소 분압 변화와 막 증착 속도 변화가 산소의 실리콘 웨이퍼로의 확산에 영향을 준 것으로 해석되었다. 위 결과를 통해 스퍼터링 공정 중 타겟 오염 현상이 기판에 증착 된 알루미나 막 및 계면에 미치는 영향을 확인하였다.

• Journal of Advanced Navigation Technology
• /
• v.13 no.3
• /
• pp.412-418
• /
• 2009

This study aims to develop a system that enables 20 to 25 wafers to be automatically aligned at the position of the corresponding serial number and facilitates the checkout of wafer processing by sensing them before and after semiconductor processing. It also suggests compensation algorithm and stepper motor control algorithm that carefully align notches. This study minimizes the rate of occurrence by adopting materials of which the surface has proper coefficient of friction when wafers are rotating and that do not rarely produce particles. This study completed the development of a slip resistance apparatus and carried out performance tests through mathematical verification. This system is expected to improve semiconductor yield due to anti-pollution technology in semiconductor processing and can be selectively applied to a large size wafer over 450mm in the future.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.17 no.6
• /
• pp.708-714
• /
• 2016

In today's semiconductor industry, manufacturing technology is being developed for the purpose of processing large amounts of data and improving the speed of data processing. The packaging process in semiconductor manufacturing is utilized for the purpose of protecting the chips from the external environment and supplying electric power between the terminals. Nowadays, the WLP (Wafer-Level Packaging) process is mainly used in semiconductor manufacturing because of its high productivity. All of the silicon dies on the wafer are subjected to a high pressure and temperature during the molding process, so that die shift and warpage inevitably occur. This phenomenon deteriorates the positioning accuracy in the subsequent re-distribution layer (RDL) process. In this study, in order to minimize the die shift, a vision inspection system is developed to collect the die shift measurement data.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.11
• /
• pp.43-49
• /
• 2013

We have studied on ozonate water cleaning mechanisms to apply in manufacturing process of 156 mm silicon wafer which is used in the solar cell fabrication. We have analyzed contamination sources on wafer surface which causes poor quality and performance of products in fabrication process, and examined cleaning process using ozonate water to eliminate it. Using this novel technology particles are removed over 94%, and remained organic materials are removed more over 45%.