• 제목/요약/키워드: 용량 스케일링

검색결과 9건 처리시간 0.03초

물리적 모델 기반 혼합 소거 네트워크의 용량 스케일링 법칙 (Throughput Scaling Law of Hybrid Erasure Networks Based on Physical Model)

  • 신원용
    • 한국정보통신학회논문지
    • /
    • 제18권1호
    • /
    • pp.57-62
    • /
    • 2014
  • 다수의 중계기가 균등하게 분포된 무선 소거 네트워크의 용량 스케일링 법칙을 분석함으로써 인프라 구조 사용시 이득을 보인다. 가정하는 네트워크 하에서 소거 확률을 적절히 모델링함에 근거하여, 혼합 소거 네트워크에서 취득 가능한 네트워크 용량을 보인다. 보다 구체적으로, 지수 감쇠 모델 및 다항 감쇠 모델 이렇게 두 가지 물리적 모델을 사용한다. 중계기 도움이 없는 다중 홉 전송, 중계기 도움을 받는 다중 홉 전송 이렇게 두 가지 존재하는 기술을 사용하여 취득 용량을 분석한다. 유도된 용량 스케일링 법칙은 두 가지 물리적 모델 모두에 대해 노드 수 및 중계기의 수에 의존함을 확인한다.

인프라구조 도움을 받는 소거 네트워크에서 용량에 대한 랜덤 노드 분포의 효과 (Effect of Random Node Distribution on the Throughput in Infrastructure-Supported Erasure Networks)

  • 신원용
    • 한국정보통신학회논문지
    • /
    • 제20권5호
    • /
    • pp.911-916
    • /
    • 2016
  • 인프라구조 도움을 받는 최 인근 다중 홉 라우팅 및 순수 최 인근 다중 홉 라우팅은 다수 개의 무선 노드와 중계기가 균일하게 분포되며 패킷이 특정 확률로 삭제되는 거대한 패킷 소거 네트워크에서 최적의 용량 스케일링을 취득하는 것으로 알려져 있다. 본 논문에서는 보다 실제적인 시나리오로써 무선 노드가 랜덤하게 분포하는 인프라구조 도움을 받는 소거 네트워크에서의 용량 스케일링 법칙을 보인다. 소거 확률을 모델링하기 위해 지수적 감쇠 모델을 사용한다. 혼합 랜덤 소거 네트워크에서 고용량 취득을 위해 침투 이론을 사용한 고속도로 기반 다중 홉 라우팅을 제안하고, 대응되는 용량 스케일링을 분석한다. 주요 결과로써, 제안한 침투 고속도로 기반 라우팅 기술은 혼합 균일 소거 네트워크에서 최 인근 다중 홉을 사용한 경우와 동일한 용량 스케일링 취득이 가능함을 보인다. 즉, 노드가 랜덤하게 분포하는 상황에서도 성능 손실은 발생하지 않음을 확인한다.

거대 초 광 대역 애드 혹 네트워크에서의 개선된 용량 스케일링 (Improved Throughput Scaling of Large Ultra-Wide Band Ad Hoc Networks)

  • 신원용
    • 한국정보통신학회논문지
    • /
    • 제18권2호
    • /
    • pp.303-310
    • /
    • 2014
  • n개의 무선 노드가 랜덤하게 위치한 초 광 대역 애드 혹 네트워크에서의 개선된 용량 스케일링 법칙을 보인다. 먼저, 수정된 계층적 협력 기술이 사용되는 경우를 고려한다. 단위 면적의 밀집 네트워크에서, 유도한 용량 스케일링은 전력 제한된 성격 때문에 특정 동작 영역에서 경로손실 지수 ${\alpha}$에 의존함을 보인다. 또한, 계층적 협력 기술은 2 < ${\alpha}$ < 3에서 우월하지만 ${\alpha}{\geq}3$에 대해서는 다중 홉 라우팅을 사용하는 것이 더 높은 용량을 취득함이 밝혀진다. 둘째로, m개의 기지국이 초 광 대역 네트워크에 균일하게 분포한 경우, 인프라 구조의 영향 및 이득을 분석한다. 이때, 모든 동작 영역에 대해 전력 제한된 성격 때문에, 유도한 용량 스케일링은 ${\alpha}$에 의존한다. 게다가, 변수 m이 특정 레벨 이상일 때 전체 용량이 m과 함께 선형적으로 스케일함을 보인다. 그러므로 계층적 협력 또는 인프라 구조의 사용은 특정 조건에서 초 광 대역 네트워크의 용량을 개선하는데 도움이 된다.

수중 애드 혹 네트워크에서의 시스템 모델링 및 용량 스케일링 법칙에 대하여 (On the System Modeling and Capacity Scaling Law in Underwater Ad Hoc Networks)

  • 신원용;김아정
    • 한국통신학회논문지
    • /
    • 제36권4B호
    • /
    • pp.422-428
    • /
    • 2011
  • 본 논문에서는 n개의 균등하게 위치한 센서 노드를 가지는 수중 애드 혹 음향 네트워크에서의 시스템 및 채널 모델링, 그리고 이를 바탕으로 유도한 용량 스케일링 법칙을 소개한다. 특히 협 대역 모델에서 캐리어 주파수가 n의 함수로 스케일 되는 것을 허용하는 상황을 가정한다. 가정하는 네트워크에서, 전송 거리 뿐 아니라 주파수 스케일링에도 의존하는 감쇠 변수의 특성을 분석한다. 이를 바탕으로 단일 노드 밀도를 가지는 확장 네트워크 하에서 용량 스케일링에 대한 cut-set 기반 상향 경계선을 유도한다. 상향 경계선은 감쇠 변수에 역으로 비례한다는 결과물로부터, 전 영역에 대해 전력 제한된 네트워크가 생성됨을 보인다. 뿐만 아니라 간단한 최 근거리 다중 홉 전송에 기반 하여 용량 달성 가능한 기술을 소개한다. 확장 네트워크에서 다중 홉 기술은 감쇠 변수의 함수로 표현되는 모든 동작 영역에서 order 측면 최적임을 보인다.

클라우드 환경에서 오토 스케일링이 가능한 센서 데이터 수집 시스템 설계 (A Study on Tools for Agent System Development)

  • 박수용;최수민;신용태
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2020년도 춘계학술발표대회
    • /
    • pp.72-74
    • /
    • 2020
  • 센서 네트워크의 센서 개수가 늘어나고 데이터 수집 주기가 짧아지며 데이터의 용량도 늘어남에 따라 데이터를 수집하는 중앙서버의 과부하가 걸리는 현상이 발생할 수 있다. 본 논문에서 제안하는 시스템은 센서 데이터를 수집하는 모듈을 컨테이너화 하여 쿠버네티스로 관리한다. 또한 쿠버네티스의 오토 스케일링 기능을 이용하여 데이터 수집 모듈의 과부하가 발생할 경우 자동으로 수집 모듈을 복사하여 scale out 할 수 있다.

중형저상버스 병렬형 하이브리드화를 위한 동력전달계 용량매칭 (Components sizing of powertrain for a Parallel Hybridization of the Mid-size Low-Floor Buses)

  • 김기수;박영일;노윤식;정재욱
    • 한국산학기술학회논문지
    • /
    • 제17권8호
    • /
    • pp.582-594
    • /
    • 2016
  • 그 동안 하이브리드 버스에 대한 연구로 플러그인 하이브리드, 직렬형, 병렬형 하이브리드 등에 대한 연구가 많이 진행되어져 왔다. 하지만 연구가 진행된 대부분의 차량들은 대형 버스이며 현재 국내에는 중형저상버스에 대한 연구는 전무한 실정이다. 또한 중형저상버스의 하이브리드화에 대한 연구 역시 미미한 실정이다. 본 논문은 MATLAB을 이용한 시뮬레이션을 통해 디젤 중형저상버스의 연비 평가를 수행하였으며, 이를 하이브리드화하였을 경우에 대한 최적의 용량 조합과 기어비를 제시하고 내연기관 시뮬레이션 연비 결과와 비교 분석하였다. 하이브리드화를 위한 구조로 전륜과 후륜이 독립적으로 동력을 전달하는 병렬형 하이브리드 시스템을 선택하였다. 동력원 용량 설계를 위해 목표 성능을 만족하는 요구파워를 계산하여 적용 가능한 동력원 용량 영역을 설계하였다. 설계 영역을 만족하는 각 단품들의 용량은 스케일링하여 구성하였으며, 엔진과 모터에 대한 동력 전달계의 용량 설계 알고리즘을 제시하고 동적 계획법을 이용하여 최적화를 수행하였다. 최종적으로 본 연구를 통해 내연기관 차량인 중형저상버스를 하이브리드화하였을 경우에 대한 연비 향상률과 최적의 동력원 용량, 기어비를 제시하였다.

간섭 다중 접속 채널에서의 기회적 간섭 관리 기술 (Opportunistic Interference Management for Interfering Multiple-Access Channels)

  • 신원용;박도형
    • 한국통신학회논문지
    • /
    • 제37B권10호
    • /
    • pp.929-937
    • /
    • 2012
  • 본 논문에서는 시불변 채널 계수를 가지는 다중 셀 상향링크 네트워크에서 세 가지 종류의 기회적 간섭 관리 기술을 소개한다. 첫째, 각 기지국에서 다른 기지국에게 최소한의 간섭을 발생시키는 사용자 집합을 기회적으로 선택하는 두 가지 기회적 간섭 관리 완화 기술을 제안하고, 자유도 측면에서 성능을 분석한다. 둘째, 각 기지국에서 두 개의 임계값을 기반으로 설계된 스케줄러로 사용자를 기회적으로 선택하는 분산 기회적 스케줄링을 제안하고, 용량 스케일링 측면에서 성능을 분석한다. 마지막으로, 모의실험을 통해 제안하는 기술을 검증한다.

저전력 휴대용 임베디드 시스템 설계 및 구현 (Design and Implementation for Portable Low-Power Embedded System)

  • 이정환;김명준
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제13권7호
    • /
    • pp.454-461
    • /
    • 2007
  • 최근 휴대용 임베디드(Embedded) 시스템들은 크기는 작아지나 사용자들의 요구를 만족시키기 위해서 여러 가지 복합적인 기능을 내장하고 있다. 복합적인 기능 수행을 하기 위해서는 처리 능력이 뛰어난 프로세서들을 사용해야만 하고 시스템의 크기를 줄이기 위해서 적은 용량의 배터리를 사용하는 것이 일반적이다. 그러므로 시스템을 한번 충전한 후에 사용할 수 있는 배터리 사용 시간(Battery Life Time)은 중요한 문제로 대두되고 있다. 시스템의 배터리 사용 시간을 늘리기 위해서는 효율적인 전원 설계, 기능 수행에 따른 전력 관리 그리고 프로세서의 전압과 프로세서 클럭(Clock)의 주파수를 최적화하는 것이 가장 중요하다. 이를 위해서 본 논문에서는 전력 효율을 예측하여 시스템의 전체적인 전력 효율을 최적화하는 전원 구성을 하였으며 각 기능에 따른 전력 관리를 위해서 음악 파일 재생과 동영상 파일 재생을 위한 마이크로 프로세서를 사용하고 디지털 멀티미디어 방송(Digital Multimedia Broadcasting) 시청을 위한 별도의 마이크로 프로세서를 사용함으로써 음악 재생과 동영상 재생 시에는 디지털 멀티미디어 방송시청을 위한 마이크로 프로세서에 전원 공급을 차단함으로써 전력 관리를 최적화한다. 마지막으로 시스템에서 사용되는 프로세서들의 전력 관리를 위해 가변 전압 주파수 스케일링(Dynamic Voltage and Frequency Scaling)을 적용하여 프로세서들 또한 최적화하고 실제 구현된 시스템에 실험 결과들을 통하여 감소된 소비 전력의 결과를 보여준다.

R4SDF/R4SDC Hybrid 구조를 이용한 메모리 효율적인 2k/8k FFT/IFFT 프로세서 설계 (A Design of Memory-efficient 2k/8k FFT/IFFT Processor using R4SDF/R4SDC Hybrid Structure)

  • 신경욱
    • 한국정보통신학회논문지
    • /
    • 제8권2호
    • /
    • pp.430-439
    • /
    • 2004
  • OFDM 방식의 DVB-T 수신기에서 다수 반송파의 변ㆍ복조를 수행하는 8192점/2048점 FFT/IFFT 프로세서 (CFFT8k2k)를 설계하였다. 8192점 FFT와 같이 변환 크기가 큰 경우에는 매우 큰 용량의 메모리가 필요하므로, 메모리 효율적인 설계가 중요하다. 본 논문에서는 R4SDC (Radix-4 Single-path Delay Commutator)와 R4SDF (Radix-4 Single-path Delay Feedback)를 혼합한 Hybrid 구조를 적용함으로써 R4SDC 단일 구조에 비해 약 20%의 메모리를 줄였으며, 2단계 수렴 블록 부동점 스케일링 기법을 적용함으로써 기존의 CBFP 방식에비해 약 24%의 메모리를 감소시켰다. 이와 같은 메모리 효율적인 설계를 통해, 기존 방식의 약 57%의 메모리만으로 구현되었으며, 칩 면적과 전력소모가 크게 감소되었다. CFFT8k2k 코어는 Verilog-HDL로 설계되었으며, 102,000여 개의 게이트, 292k 비트의 RAM, 그리고 39k 비트의 ROM으로 구현되었다. $0.25-{\um}m$ CMOS라이브러리로 합성된 게이트 레벨 netlst와 SDF를 이용한 타이밍 시뮬레이션 결과, 2.5-V 전원전압에서 50-MHz로 안전하게 동작함을 확인하였으며, 8192점 FFT/IFFT 연산에 164-${\mu}\textrm{s}$가 소요되어 DVB-T 사양을 만족하는 것으로 평가되었다. 설계된 CFFT8k2k 코어는 FPGA로 구현하여 정상 동작함을 확인하였으며, 8192점 FFT의 평균 SQNR은 약 60-㏈로 분석되었다.