• 제목/요약/키워드: 오버샘플 신호처리

검색결과 6건 처리시간 0.018초

전력선 통신에서 오버 샘플링과 Slew Rate 제한을 이용한 임펄스 잡음 제거 기법 (Mitigation of Impulse Noise Using Slew Rate Limiter in Oversampled Signal for Power Line Communication)

  • 오우진;나타라잔 발라
    • 한국정보통신학회논문지
    • /
    • 제23권4호
    • /
    • pp.431-437
    • /
    • 2019
  • 전력선 통신(PLC: Power Line Communication)은 저비용으로 고속 전송이 가능하여 스마트 그리드와 연계하여 다양하게 활용되고 있다. 그러나 전력선 채널은 임펄스 잡음으로 인하여 많은 문제가 있어 이를 해결하기 위하여 다양한 연구가 진행되어 왔다. 최근에는 아날로그 신호에 대한 비선형 필터에 적응형 clippling을 사용하는 ACDL(Adaptive Cannonical Differential Limiter)이 제안되었다. 본 논문에서는 이의 특성을 분석하고 간략화하여 오버샘플링된 디지털신호에 대해 slew rate를 검출하는 방안과 유사함을 보였다. 제안된 방식은 모의 실험으로 PRIME 표준에서 성능을 검증하여 ACDL과 동일 수준 이상의 성능을 가지면서도 훨씬 간단히 구현이 가능한 장점을 확인하였다. BER 성능은 동등하면서도 복잡도는 10%이하로 줄어든다.

간섭 제거 및 스퓨리어스 방지를 위한 오버샘플링 된 채널화 DRFM 구조 설계 (Design of Over-sampled Channelized DRFM Structure in order to Remove Interference and Prevent Spurious Signal)

  • 김요한;홍상근;서승훈;조정훈
    • 한국정보통신학회논문지
    • /
    • 제26권8호
    • /
    • pp.1213-1221
    • /
    • 2022
  • 전자전 분야에서는 적 레이다에 의해 아군의 위치가 노출되지 않도록 보호하는 재밍 시스템 개발이 지속적으로 요구되고 있다. 재밍 시스템은 DRFM(Digital Radio Frequency Memory)을 이용하여 광대역 신호를 수신하고 전체 대역폭 내의 신호를 한 번에 처리하는 구조가 주로 사용되었다. 광대역 DRFM 구조에서는 대역 내에 CW(Continuous Wave) 형태의 간섭 신호가 유입되는 경우 재밍 대응이 어렵다는 단점이 있다. 최근에는 필터뱅크 구조를 이용하여 전체 대역을 여러 개의 서브 대역으로 분할하고, 서브 채널 별로 독립적으로 처리하는 채널화 DRFM이 사용되었다. 채널화 DRFM 구조로 간섭 신호에 대한 대응은 가능해졌지만, 서브 대역 경계 주파수에 입력 신호가 수신되는 경우에 미러 이미지로 인한 스퓨리어스가 발생하여 JSR(Jamming to Signal Ratio)이 저하되고, 결과적으로 재밍 효과가 떨어지는 문제가 발생한다. 본 논문에서는 간섭 신호를 제거할 수 있는 채널화 DRFM 구조에서, 서브 대역 경계 주파수 신호 입력에 대한 스퓨리어스 발생을 방지하기 위한 오버샘플링된 채널화 DRFM 구조를 제안하였으며, 시뮬레이션을 통해서 광대역 DRFM과 일반 채널화 DRFM과 비교하여, 오버샘플링된 채널화 DRFM이 간섭 제거와 스퓨리어스 신호 방지가 가능함을 검증하였다.

IS-95 역방향링크 신호의 품질 측정 알고리즘 (Quality Measurement Algorithm for IS-95 Reverse-link Signal)

  • 강성진;김남용
    • 한국산학기술학회논문지
    • /
    • 제11권9호
    • /
    • pp.3428-3434
    • /
    • 2010
  • 논문에서는 IS-95 역방향링크 신호의 품질 측정을 위한 알고리즘을 제안하고 구현하였다. 수신 신호의 품질을 측정하기 위해서는 등화, 반송파 주파수 및 위상 오프셋 추정, 타이밍 동기가 반드시 필요하며, 모든 신호처리는 기저대역에서 수행된다. 등화기는 칩간 간섭(InterChip Interference)을 제거하기 위해, 4배 오버샘플링된 샘플에 대해서 동작하도록 설계되었다. 반송파 주파수 및 위상 오프셋 추정은 데이터 및 타이밍 정보 없이도 가능하도록 하였기 때문에, 타이밍 동기 이전에 수행된다. 타이밍 동기 시에 사용되는 보간 수(Interpolation Number)에 따라 측정의 정확도가 증가하지만, 계산량도 증가하게 된다. 따라서, 제안된 알고리즘이 구현될 플랫폼 성능에 따라 보간 수를 적절히 선택해야한다.

2비트 시그마-델타 변조를 이용한 새로운 폴라 트랜스미터 (Novel Polar Transmitter with 2-Bit Sigma-Delta Modulation)

  • 임지연;전상훈;김경학;홍성철;김동욱
    • 한국전자파학회논문지
    • /
    • 제18권8호
    • /
    • pp.970-976
    • /
    • 2007
  • 본 논문에서는 2비트 시그마-델타 변조기를 도입한 새로운 구조의 폴라 트랜스미터에 대해 논의한다. 제안된 구조에서는 2비트 시그마-델타 변조 방식을 도입하여 양자화 잡음을 낮추도록 하였다. 전력 증폭기는 2비트 디지털 처리된 진폭 신호를 받아들이기 위하여 2진법의 형태로 분할되도록 고안되었다. 새로운 구조의 폴라 트랜스미터를 EDGE 시스템에 적용하여 시뮬레이션 한 결과, 전체 전송 대역에서 스펙트럼 특성이 개선되는 것을 확인할 수 있었다. 2비트 변조기에 세밀한 양자화 방식을 적용함으로써 오버 샘플링 비가 2배 이상 증가한 정도의 잡음 감소 특성을 얻을 수 있었고 오버 샘플링 비를 증가시키지 않고도, 트랜스미터 출력 신호의 주파수 잡음을 10dB 이상 낮출 수 있었다. 또한, 전력 증폭기를 2진법으로 분할한 결과 다이나믹 영역이 5dB 정도까지 증가하는 효과를 얻었다.

IMT-2000 3GPP 시스템을 위한 다중 전송율 병렬형 간섭제거기의 구현 요소들 (Implementation Factors for Multi-rate Parallel Interference Cancellation in the IMT-2000 3GPP System)

  • 김진겸;오성근;선우명훈;김성락
    • 대한전자공학회논문지TC
    • /
    • 제40권2호
    • /
    • pp.56-63
    • /
    • 2003
  • 본 논문은 IMT-2000 3GPP 시스템을 위한 다중 전송율 병렬형 간섭제거기의 구현시 성능에 영향을 미치는 구현 요소들에 대해서 고찰한다. 본 논문에서 고려되는 병렬형 간섭제거기는 복잡도를 고려하여 다중전송률 처리를 위하여 사용자간 비동기 환경에서 블록단위로 신호를 판정하고 샘플단위로 간섭제거를 수행하는 샘플단위 병렬형 간섭제거기를 사용한다. 샘플단위 간섭제거를 사용하면 기존의 블록단위 간섭제거방식에 비하여 복잡도를 크게 줄일 수 있으며, 사용자 수가 증가하는 경우에도 복잡도 증가를 최소화 할 수 있다. 모의실험을 통하여 동기화 되지 않은 사용자와 외부 셀 간섭, 타이밍 오류, 오버샘플링율, 양자화 비트 수가 간섭제거기 성능에 미치는 영향을 분석한다. 이를 바탕으로 성능과 복잡도를 고려한 최적의 파라미터를 도출하고, 실제 구현 시에 고려해야 할 여러 가지 구현 요소들에 대한 모델을 정립한다. 마지막으로, 시스템 복잡도 또한 중요한 구현요소 중의 하나이므로 사전 간섭제거 방식들에 따른 복잡도를 분석한다.

온칩 컨볼루션 가속기를 포함한 대칭적 버퍼 기반 액티브 노이즈 캔슬러의 경량화된 FPGA 구현 (Lightweight FPGA Implementation of Symmetric Buffer-based Active Noise Canceller with On-Chip Convolution Acceleration Units)

  • 박승현;박대진
    • 한국정보통신학회논문지
    • /
    • 제26권11호
    • /
    • pp.1713-1719
    • /
    • 2022
  • 처리지연이 적은 노이즈 캔슬러일수록 샘플링 주파수를 높일 수 있으므로 더 좋은 품질의 출력 신호를 얻을 수 있다. 단일 버퍼를 사용할 경우 프로세서가 입력된 데이터를 처리하는 동안 새로운 데이터를 버퍼에 쓰기가 불가능하므로 처리지연이 발생한다. 이러한 처리지연은 안티-노이즈와 출력 신호를 합성시킬 때 위상을 일치시키기 위한 추가적인 버퍼링 오버헤드를 발생시킨다. 본 논문에서는 대칭적 Even-Odd-buffer 구조를 사용하여 읽기와 쓰기 작업을 번갈아 가며 수행함으로써 처리지연을 최소화하고 처리속도를 높일 수 있는 가속기의 구조를 제안한다. 또한, Fast Fourier Transform 기반 노이즈 캔슬링과 적응 Least Mean Square 알고리즘을 사용한 노이즈 캔슬링의 구조적 차이를 비교한다. 그 결과로 대칭적 Even-Odd-buffer를 사용하였을 때 단일 버퍼 대비 처리지연이 29.2% 줄어들었다. 제안하는 대칭적 Even-Odd-buffer 구조는 다양한 노이즈 캔슬링 알고리즘에 적용될 수 있다는 장점이 있다.